JPS61127123A - ダイレクトコンタクトの形成方法 - Google Patents
ダイレクトコンタクトの形成方法Info
- Publication number
- JPS61127123A JPS61127123A JP24813184A JP24813184A JPS61127123A JP S61127123 A JPS61127123 A JP S61127123A JP 24813184 A JP24813184 A JP 24813184A JP 24813184 A JP24813184 A JP 24813184A JP S61127123 A JPS61127123 A JP S61127123A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- film
- direct contact
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はダイレクトコンタクトを有する半導体装置の製
造方法に係り、特にゲート電極膜がＷ。
造方法に係り、特にゲート電極膜がＷ。
ＭＯ等の高融点金属から成る半導体装置に好適な半導体
装置の製造方法に関する。
装置の製造方法に関する。
Ｗ、Ｍｏ等の高融点金属とＳｉ基板とのダイレクトコン
タクトを形成するため従来は、第１６回半導体・集積回
路技術シンポジウム論文集、ｐ１８に記載のようにＳｉ
基板表面のＳｉＯ□膜にダイレクトコンタクト穴を開孔
後、高融点金属膜を形成していた。しかしながら高融点
金属膜形成後に半導体装置の製造工程で行なわれる８０
０〜１０００℃の熱処理のため、この高融点金属膜はダ
イレクトコンタクト穴部分のＳｉ基板とシリサイド反応
を起こす、このシリサイド反応により反応領域は２０〜
３０％の体積収縮が起こるため、高融点金属膜の剥離を
生じたり、Ｓｉ基板にかかるひずみのためシリサイド層
が基板拡散層で均一に形成されず、第１図に示したよう
にダイレクトコンタクト穴周辺部分にシリサイドの突起
部分７を生じる。
タクトを形成するため従来は、第１６回半導体・集積回
路技術シンポジウム論文集、ｐ１８に記載のようにＳｉ
基板表面のＳｉＯ□膜にダイレクトコンタクト穴を開孔
後、高融点金属膜を形成していた。しかしながら高融点
金属膜形成後に半導体装置の製造工程で行なわれる８０
０〜１０００℃の熱処理のため、この高融点金属膜はダ
イレクトコンタクト穴部分のＳｉ基板とシリサイド反応
を起こす、このシリサイド反応により反応領域は２０〜
３０％の体積収縮が起こるため、高融点金属膜の剥離を
生じたり、Ｓｉ基板にかかるひずみのためシリサイド層
が基板拡散層で均一に形成されず、第１図に示したよう
にダイレクトコンタクト穴周辺部分にシリサイドの突起
部分７を生じる。
このため基板拡散層耐圧が低下したり、シリサイドの突
起部分７が拡散層４を突き抜は拡散層とＳｉ基板がショ
ートするという・問題があった。
起部分７が拡散層４を突き抜は拡散層とＳｉ基板がショ
ートするという・問題があった。
本発明の目的は、高融点金属膜の剥離、拡散層耐圧の低
下を防ぐダイレクトコンタクトの形成方法を提供するこ
とにある。
下を防ぐダイレクトコンタクトの形成方法を提供するこ
とにある。
Ｗ、Ｍｏ等の高融点金属とＳｉ基板は６００℃以上の温
度でシリサイド反応を起こす。このシリサイド反応は形
成されたシリサイド層中を５ｉＪＪｉ子が高融点金属層
の方向に拡散した未反応金属原子と反応を起こすことで
進行する。従って形成されるシリサイド層の厚さは高融
点金属膜厚、熱処理条件に依存し、任意に調整すること
は困難である。
度でシリサイド反応を起こす。このシリサイド反応は形
成されたシリサイド層中を５ｉＪＪｉ子が高融点金属層
の方向に拡散した未反応金属原子と反応を起こすことで
進行する。従って形成されるシリサイド層の厚さは高融
点金属膜厚、熱処理条件に依存し、任意に調整すること
は困難である。
本発明はシリサイド層の厚さを高融点金属膜厚、熱処理
条件には関係なく任意に調整するため熱処理前にＳｉ基
板内部に５ｉＪＪ！子と酸素、窒素原子等から成る化合
物層を存在させることを特徴とする。
条件には関係なく任意に調整するため熱処理前にＳｉ基
板内部に５ｉＪＪ！子と酸素、窒素原子等から成る化合
物層を存在させることを特徴とする。
高融点金属膜とＳｉ基板とのシリサイド反応が進行しシ
リサイド層がこのＳｉ化合物層まで達するとこのＳｉ化
合物層中のＳｉ原子は酸素、窒素原子等と共有結合を行
なっているためシリサイド層への拡散は起こらない、ま
たこのＳｉ化合物層により、深部のＳｉ基板の５１７７
ｇ子はこのＳｉ化金物が拡散バリアとなるためシリサイ
ド層への拡散は阻止される。これらのことによりシリサ
イド反応はこのＳｉ化合物層で停止させることができる
。
リサイド層がこのＳｉ化合物層まで達するとこのＳｉ化
合物層中のＳｉ原子は酸素、窒素原子等と共有結合を行
なっているためシリサイド層への拡散は起こらない、ま
たこのＳｉ化合物層により、深部のＳｉ基板の５１７７
ｇ子はこのＳｉ化金物が拡散バリアとなるためシリサイ
ド層への拡散は阻止される。これらのことによりシリサ
イド反応はこのＳｉ化合物層で停止させることができる
。
なお、Ｓｉ基板内部のＳｉ化合物層の形成方法としてＳ
ｉ基板への酸素、窒素イオン等のイオン打込み法を用い
るならば、打込みエネルギー、ドーズ量によりＳｉ化合
物層の位置、厚さを任意に調整できるという利点がある
。
ｉ基板への酸素、窒素イオン等のイオン打込み法を用い
るならば、打込みエネルギー、ドーズ量によりＳｉ化合
物層の位置、厚さを任意に調整できるという利点がある
。
以下、本発明の一実施例を第２図により説明する。第２
図（ａ）〜（ｄ）は高融点金属としてＷ。
図（ａ）〜（ｄ）は高融点金属としてＷ。
Ｓｉ化合物層としてＳｉ酸化物層を用いた場合の。
ダイレクトコンタクト形成工程の流れを示したもので、
それぞれ各工程における断面図である。
それぞれ各工程における断面図である。
まず第２図（ａ）に示すように比抵抗１０Ω・ＱｍのＰ
型Ｓｉ基板１１を酸化し２０ｎｍ厚のＳｉ酸化膜１２を
形成後、低圧ＣＶＤ法により１２０ｎｍ厚のＳｉ窒化膜
１８を形成する。続いてホトレジストをマスクとしてＣ
Ｆ４系ガスを用いたプラズマエツチング法によりＳｉ窒
化膜８にダイレクトコンタクト穴１５を開口する１次に
第２図（ｂ）に示すようにひ素を該素子全面に８０Ｋｅ
Ｖで５ Ｘ Ｉ Ｏ”ａｍ−”イオン打込みを行なった
後、窒素ガス雰囲気中９５０℃で３０分間の７ニールを
行い厚さ０．３μｍのｎ＋拡散層１７を形成する０次に
酸素を該素子全面に５０ＫｅＶで５×１０ｉ７ｃ＋ｓ−
”イオン打込みを行なった後、窒素雰囲気中９００℃で
３０分間のアニールを行いＳｉ基板表面から深さ１１０
０ｎの位置に厚さＬＯｎｍのＳｉ酸化物層１９を形成す
る０次に第２図（ｃ）に示すようにダイレクトコンタク
ト穴１５を覆っているＳｉ酸化膜１２をフッ酸で除去後
、１６０℃に加熱したリン酸によりＳｉ窒化膜１８をウ
ェットエツチングし除去する。その後、厚さ２５０ｎｍ
のＷ膜１３を形成し、ホトレジストをマスクとしてＳＦ
、系ガスを用いたプラズマエツチング法によりＷ膜１３
を加工する。
型Ｓｉ基板１１を酸化し２０ｎｍ厚のＳｉ酸化膜１２を
形成後、低圧ＣＶＤ法により１２０ｎｍ厚のＳｉ窒化膜
１８を形成する。続いてホトレジストをマスクとしてＣ
Ｆ４系ガスを用いたプラズマエツチング法によりＳｉ窒
化膜８にダイレクトコンタクト穴１５を開口する１次に
第２図（ｂ）に示すようにひ素を該素子全面に８０Ｋｅ
Ｖで５ Ｘ Ｉ Ｏ”ａｍ−”イオン打込みを行なった
後、窒素ガス雰囲気中９５０℃で３０分間の７ニールを
行い厚さ０．３μｍのｎ＋拡散層１７を形成する０次に
酸素を該素子全面に５０ＫｅＶで５×１０ｉ７ｃ＋ｓ−
”イオン打込みを行なった後、窒素雰囲気中９００℃で
３０分間のアニールを行いＳｉ基板表面から深さ１１０
０ｎの位置に厚さＬＯｎｍのＳｉ酸化物層１９を形成す
る０次に第２図（ｃ）に示すようにダイレクトコンタク
ト穴１５を覆っているＳｉ酸化膜１２をフッ酸で除去後
、１６０℃に加熱したリン酸によりＳｉ窒化膜１８をウ
ェットエツチングし除去する。その後、厚さ２５０ｎｍ
のＷ膜１３を形成し、ホトレジストをマスクとしてＳＦ
、系ガスを用いたプラズマエツチング法によりＷ膜１３
を加工する。
本実施例によれば、Ｗ膜１３“形成後に９００〜１００
０℃の熱処理を行なった際にダイレクトコンタクト孔部
分に形成されるＷシリサイド層１６の厚さは第２図（ｄ
）に示すようにＳｉ酸化膜層１９の位置により決まりそ
れ以上は成長しない。従ってＷ膜１３の剥離は起こらず
、またＳｉ基板の拡散層耐圧として２５Ｖの値が得られ
た。この値は。
０℃の熱処理を行なった際にダイレクトコンタクト孔部
分に形成されるＷシリサイド層１６の厚さは第２図（ｄ
）に示すようにＳｉ酸化膜層１９の位置により決まりそ
れ以上は成長しない。従ってＷ膜１３の剥離は起こらず
、またＳｉ基板の拡散層耐圧として２５Ｖの値が得られ
た。この値は。
ゲート電極材料としてＷのかわりに従来から用いられて
いるｐｏｌｙ Ｓｉを用いて本実施例と同一工程で作成
した試料の拡散層耐圧と同じであった。
いるｐｏｌｙ Ｓｉを用いて本実施例と同一工程で作成
した試料の拡散層耐圧と同じであった。
本実施例では高融１点金属材料としてＷ、Ｓｉ化合物層
としてＳｉ酸化物層を用いた場合を述べたが１本実施例
と同様な効果は高融点金属材料としてＭｏ、Ｔａ、Ｔｉ
等、またＳｉ化合物層としてＳｉ窒化物層を用いた場合
にも得ることができた。
としてＳｉ酸化物層を用いた場合を述べたが１本実施例
と同様な効果は高融点金属材料としてＭｏ、Ｔａ、Ｔｉ
等、またＳｉ化合物層としてＳｉ窒化物層を用いた場合
にも得ることができた。
本発明のダイレクトコンタクト形成法によれば熱処理に
より生じる高融点金属のシリサイド化合物層の厚さをＳ
ｉ基板内部に形成するＳｉ化合物層の位置により調整す
ることができるため、高融点金属膜の剥離、基板拡散層
耐圧の低下を阻止する効果がある。
より生じる高融点金属のシリサイド化合物層の厚さをＳ
ｉ基板内部に形成するＳｉ化合物層の位置により調整す
ることができるため、高融点金属膜の剥離、基板拡散層
耐圧の低下を阻止する効果がある。
第１図は従来技術におけるダイレクトコンタクト穴部分
での高融点金属とＳｉ基板との反応の様子を示す断面図
、第２図は本発明の一実施例におけるダイレクトコンタ
クト形成工程の流れを示した試料断面図である。
での高融点金属とＳｉ基板との反応の様子を示す断面図
、第２図は本発明の一実施例におけるダイレクトコンタ
クト形成工程の流れを示した試料断面図である。
Claims (1)
- １、タングステン（Ｗ）、モリブデン（Ｍｏ）等の高融
点金属をゲート電極とし、上記ゲート電極膜とＳｉ基板
が直接、接触するダイレクトコンタクトを有する半導体
装置の製造において、ダイレクトコンタクト穴部分のＳ
ｉ基板内部にＳｉ原子と酸素、窒素原子等から成る化合
物層が存在することを特徴とするダイレクトコンタクト
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24813184A JPS61127123A (ja) | 1984-11-26 | 1984-11-26 | ダイレクトコンタクトの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24813184A JPS61127123A (ja) | 1984-11-26 | 1984-11-26 | ダイレクトコンタクトの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127123A true JPS61127123A (ja) | 1986-06-14 |
Family
ID=17173687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24813184A Pending JPS61127123A (ja) | 1984-11-26 | 1984-11-26 | ダイレクトコンタクトの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127123A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197702B1 (en) | 1997-05-30 | 2001-03-06 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
| US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
| US7221056B2 (en) | 2003-09-24 | 2007-05-22 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
| US9138810B2 (en) | 2009-03-27 | 2015-09-22 | Citizen Machinery Co., Ltd. | Work supply apparatus and machine tool provided with the work supply apparatus |
-
1984
- 1984-11-26 JP JP24813184A patent/JPS61127123A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197702B1 (en) | 1997-05-30 | 2001-03-06 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6503819B2 (en) | 1997-05-30 | 2003-01-07 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6528403B2 (en) | 1997-05-30 | 2003-03-04 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6784116B2 (en) | 1997-05-30 | 2004-08-31 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US6987069B2 (en) | 1997-05-30 | 2006-01-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US7122469B2 (en) | 1997-05-30 | 2006-10-17 | Hitachi, Ltd. | Fabrication process of a semiconductor integrated circuit device |
| US7053459B2 (en) | 2001-03-12 | 2006-05-30 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for producing the same |
| US7049187B2 (en) | 2001-03-12 | 2006-05-23 | Renesas Technology Corp. | Manufacturing method of polymetal gate electrode |
| US7144766B2 (en) | 2001-03-12 | 2006-12-05 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode |
| US7300833B2 (en) | 2001-03-12 | 2007-11-27 | Renesas Technology Corp. | Process for producing semiconductor integrated circuit device |
| US7375013B2 (en) | 2001-03-12 | 2008-05-20 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7632744B2 (en) | 2001-03-12 | 2009-12-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and process for manufacturing the same |
| US7221056B2 (en) | 2003-09-24 | 2007-05-22 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacturing method thereof |
| US9138810B2 (en) | 2009-03-27 | 2015-09-22 | Citizen Machinery Co., Ltd. | Work supply apparatus and machine tool provided with the work supply apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012298B1 (ko) | 반도체장치의 제조방법 | |
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5023679A (en) | Semiconductor device | |
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| JPH0716000B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS61127123A (ja) | ダイレクトコンタクトの形成方法 | |
| JPS61127124A (ja) | 半導体装置 | |
| JPS63227060A (ja) | 半導体装置の製造方法 | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| JPH0653492A (ja) | 半導体装置及びその製造方法 | |
| JP3067340B2 (ja) | 半導体装置 | |
| JPS5966165A (ja) | 電極配線およびその製造方法 | |
| JPH0766408A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JP3297102B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH022138A (ja) | 半導体装置の製造方法 | |
| KR100356817B1 (ko) | 반도체장치의 콘택 형성방법 | |
| JP2668380B2 (ja) | 半導体装置の製造方法 | |
| JPS63266865A (ja) | 半導体装置の製造方法 | |
| JPS61251131A (ja) | 半導体装置の製造方法 | |
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JPH01175770A (ja) | 半導体装置の製造方法 | |
| JPH10270678A (ja) | 半導体装置の製造方法 |