JPH01175770A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に間するもので、特に低
抵抗導電体によって構成される低抵抗化したゲート電極
を有する電界効果型集積回路のトランジスタなどの電気
的特性の改良と、ゲート絶縁膜の絶縁破壊を防止した製
造方法に係るものである。

従来の技術 電界効果型半導体集積回路において、構成素子の微細化
が進み、トランジスタ内部の電界強度が増加するのにし
たがい、電界に加速された高エネルギーの電子すなわち
ホットエレクトロンが発生して信頼性が低下することを
防ぐために、ソースとドレイン領域の相対向した部分に
低濃度の不純物拡散領域を設けることで、電界の集中を
緩和する方法、すなわちＬＤＤ法やＤＤＤ法を用いるこ
とが一般的手法となっている。

一方、高速なトランジスタを得るために、多結晶導電体
膜で構成されたゲート電極上に低抵抗導電体膜を形成し
熱処理を施して、ゲート電極の低抵抗化をすることが一
般的手法となってきている。

例えば、低抵抗導電体として高融点金属あるいはそのシ
リコンとの合金すなわちシリサイドを、ゲート電極とな
る多結晶シリコン上に堆積し、７００゜Ｃ程度の熱処理
を施すと高融点金属あるいはシリサイドは容易に多結晶
シリコンと反応して全体がシリサイド化して低抵抗化す
る。このようにして形成された導電体膜のシート抵抗は
約１〜１０Ω／口と低く、半導体集積回路の高速化が期
待できる。

一方多結晶シリコン以外ではシリコン酸化膜とも反応し
、特にチタン等はグー１縁膜として用いられるシリコン
酸化膜とも反応するため非常に低抵抗であるがゲート電
極材料として使用しにくい。

このためシリコン酸化膜と反応しにくいタングステンや
モリブデンが一般に用いられる。この高融点金属あるい
はシリサイドとシリコン酸化膜との反応性および反応物
の生成エネルギが、Ｎ、　　Ｇ。

アインシュプラッハ編；ＶＬＳＩエレクトロニクス：マ
イクロスドラクチャ、アカデミツク・プレス出版、第９
巻、第２章（Ｎ、Ｇ、ＥＩＮＳＰＲＡＣＨ：　ＶＬＳＩ
ＥＬＥＣＴＲＯＮＩＣ５：　ＭＩＣＲＯ５ＴＲＵＣＴＵ
ＲＥ　、　Ｖｏｌ、９　、　Ｃｈ、２）に記載されてい
る。また、反応のしやすさは反応の活性化エネルギの大
小で判断でき、活性化エネルギが小さい程反応しやすい
ことが知られている。

発明が解決しようとする問題点 電界の集中を緩和するためにＬＤＤ法などを用いた場合
でも、低濃度の不純物拡散領域の上にゲ−）１極が無い
ために、低濃度の不純物拡散領域とゲート絶縁膜との閑
に蓄積された電子を放出することができず、依然電界の
集中によるホットエレクトロンの注入による信頼性の低
下を回避しきれていない。そこで、第２図に示すような
低濃度の不純物拡散領域の上部にもゲート電極を形成し
て信頼性を改善する方法が提案されている（第３４回春
季応用物理学会、講演番号２８ｐ−Ｄ−５゜１９８７年
）、シかしこの構造を得るために、ゲート電極の中央付
近にシリコン酸化膜などの絶縁物を置く必要があり、実
質的なゲート電極の断面積が減少するために７を気抵抗
が大きくなり、トランジスタの動作速度に悪影響を及ぼ
していた。断面積の減少を避けるためにはゲート電極の
高さを増加させるしかないが、これは基板表面の凹凸を
大きくすることになり多層配線を困難にしていた。

一方、非単結晶導電体膜で構成されたゲート電極上に低
抵抗導電体膜を形成し熱処理を施すと、非単結晶導電体
膜と低抵抗導電体膜との界面で相互の構成原子が移動し
て界面付近が合金化し、低抵抗化する。しかし、非単結
晶導電体の結晶粒と結晶粒との界面、すなわち結晶粒界
では非単結晶導電体構成原子相互の結合力が弱いために
、低抵抗導電体膜構成原子との原子の置換が結晶粒内よ
り速く進行し、結晶粒界に沿って針状の低抵抗導電体が
成長しやすい。この針状の低抵抗導電体が大きくなると
、ゲート電極下の絶縁膜を破るためにゲート電極が他の
電極と短絡し、トランジスタの信頼性および製造歩留を
下げる原因となっていた。

本発明はこのような問題点を解決するもので、ゲート電
極の電気抵抗を低減するためにゲート電極材料に低抵抗
導電体を用い、かつ、非単結晶導電体構成原子と低抵抗
導電体膜構成原子相互の原子の置換を阻止することで、
結晶粒界に沿った針状の低抵抗導電体の成長を抑制して
ゲート絶縁膜の破壊を防ぎ、ゲート電極の電気抵抗を均
一に低減することによりトランジスタの動作速度を高め
、また低濃度の不純物拡散領域の上にもゲート電極を配
することによりホットエレクトロンの注入を抑制して信
頼性を高めた半導体装置の製造方法を提供するものであ
る。

問題点を解決するための手段 この問題点を解決するために本発明は、半導体基体主面
上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
上に第１の導電体膜を形成する工程と、前記第１の導電
体膜上に第１の反応阻止層を形成する工程と、前記第１
の反応阻止層上に低抵抗導電体膜を形成する工程と、前
記低抵抗導電体膜及び前記第１の反応阻止層を選択的に
除去して第１のパターンを形成する工程と、前記第１の
パターンをマスクとして前記半導体基体中に不純物を導
入する工程と、前記第１のパターンをマスクとして前記
第１の導電体膜上に第２の反応阻止層を形成する行程と
、第１のパターン側面に第２の導電体膜を形成する工程
と、前記第１のパターンと前記第２の導電体膜からなる
第２のパターンをマスクとして前記第２の反応阻止層及
び第１の導電体膜を選択的に除去する工程と、前記第２
のパターンをマスクとして前記半導体基体中に不純物を
導入する工程とからなる半導体装置の製造方法を提供す
る。

作用 本発明の方法により、低濃度の不純物拡散領域と絶縁膜
との境界に注入されたホットエレクトロンを、低濃度の
不純物領域上に置いたゲート電極の作用によって排出し
、信頼性を向上することが可能となった。さらに、注入
されたホットエレクトロンがただちに排出されるために
、ゲート電極に電圧を加えた際に容易に低濃度の不純物
拡散領域に反転層を形成でき、結果としてソース電極か
らゲート下を通リドレイン電極に至る領域の直流電気抵
抗を低減でき、トランジスタの実効的増幅率を向上でき
た。また同時に、低抵抗導電体原子の拡散を反応阻止層
で阻止し、ゲート電極の電気抵抗を均一に低減し、トラ
ンジスタの動作速度を向上させることが可能となった。

実施例 以下、本発明の製造方法を、ゲート電極材料に多結晶シ
リコンとチタンシリサイドを用い、反応阻止層の一つを
イオン注入法で形成した電界効果型トランジスタによる
実施例について第１図を参照して詳細に説明する。

（１）シリコン基板１００のトランジスタ形成予定部以
外の表面に選択酸化法により約７００１の酸化膜！１０
を形成し、トランジスタ形成予定部の表面に約１Ｏｒ＋
＋ｓのゲート酸化膜１２０を形成した後、約ｌＯＯ止の
多結晶シリコン膜１３０を堆積し、　ＰＯＣｌ３を用い
てリンを拡散し、多結晶シリコン膜！３０を低抵抗化し
た［第１図（ａ）］。

（２）次いで、減圧ＣＶＤ法により第１の反応阻止層と
する約１１００ｎの［ＩＴＯ膜１４０を堆積し、さらに
物理蒸着法により約１５０ｎｍのチタンシリサイド膜１
５０を堆積した［第１図（ｂ）］。

（３）次いで、ホト工程によってゲート電極のレジスト
パターン１６０を形成し、このレジストパターン１６０
をマスクとして異方性ドライエ・２チングによってチタ
ンシリサイド膜１５０をエツチングし、さらに同様にＨ
ＴＯ膜１４０をエツチングした［第１図（Ｃ）］。

ドライエツチングにおいて、通常、多結晶シリコンのエ
ツチング速度と金属シリサイドのエツチング速度とには
ほとんど差がなく、多結晶シリコンに直に金属シリサイ
ドが堆積されている場合、金属シリサイドのみエツチン
グする事は困難である。しかし、これらとＨＴ　Ｏ膜の
エツチング速度には差を持たせることが可能であり、容
易に多結晶シリコンを残してエツチングする事が可能で
ある。すなわちＨＴＯ膜１４０はエツチングストッパー
としても機能する。

（４）次いで、レジストパターン１６０をマスクとして
５．６ｘｌＯ’　”ｃｌＩｌｌ−２のリンを加速エネル
ギー８０ｋｅＶでイオン注入して、シリコン基板！００
中に低濃度の不純物拡散領域１７０を形成した後、およ
そ２゜５ｘｌＯ”ｃｍ−”のＮ２イオンを加速エネルギ
ー１５ｋｅＶでイオン注入して、多結晶シリコン膜１３
０表面に第２の反応阻止層１７５を形成した［第１図（
ｄ）］。

（５）レジストパターン１６０を除去した後、物理蒸着
法により約２００ｒ＋＋ｗのチタンシリサイド膜１８０
を堆積した［第１図（ｅ）］。

（６）次いで、異方性ドライエツチングによりチタンシ
リサイド膜１８０及び多結晶シリコン膜１３０をエツチ
ングしく側壁形成）、次いで、６ｘｌＯ”ｃａｔ−２の
砒素を８０ｋｅＶの加速エネルギーでイオン注入し、ソ
ース・ドレイン領域１９０を形成した０次いで、不純物
を活性化するために窒素雰囲気中で９００°Ｃ，３０分
の熱処理を行なった［第１図（ｆ）］。

以上の一連の工程によって、所望する電界効果型トラン
ジスタが形成された。

イオン注入を用いて形成した第２の反応阻止層は、Ｉｏ
ｎ−以下の極めて薄いシリコン窒化膜層と、窒素を含ん
だシリコン層からなっている。この第２の反応層の一部
はチタン原子と均一に反応し、局所的なチタン原子の拡
散を防止してゲート絶縁膜の破壊を防止すると同時に多
結晶シリコン膜とチタンシリサイド膜との電気的接触を
保つことができ、多結晶シリコン膜とチタンシリサイド
膜とをトランジスタ形成予定領域外で接続する必要がな
い。従ってそのための接続箇所を設ける必要がなく、微
細化をより進めることが可能である。

本実施例に置いて、低抵抗導電体としてチタンシリサイ
ドを用いたがモリブデンやタングステンなどのシリサイ
ドでもよく、あるいは高融点金属であっても良い。さら
に第１の反応阻止層としてＨＴＯ膜を用いたが、低抵抗
導電体原子の拡散を防とでき、また、エツチングストッ
パーとして機能するものであれば他の膜であっても良い
。さらに第２の反応阻止層は窒素をイオン注入したが、
酸素やシリコンイオン注入でも同様の効果を期待できる
。また、第１の反応阻止層をイオン注入で形成すること
も可能である。さらに、低抵抗導電体膜を多層膜にする
こともでき、例えば、チタンシリサイドはフッ酸に対す
る耐性が低いので、チタンシリサイド上にタングステン
を重ねて堆積して対フッ酸耐性を高め、洗浄工程を容易
にすることが可能である。

発明の効果 本発明の方法により、低濃度の不純物拡散領域と絶縁膜
との境界に注入されたホットエレクトロンを、効果的に
排出し、信頼性を向上することが可能となった。さらに
、ソース電極からゲート下を通りドレイン電極に至る領
域の直流電気抵抗を低減でき、トランジスタの実効的増
幅率を向上できた。また同時に、低抵抗導電体原子の拡
散を反応阻止層で阻止し、ゲート電極の電気抵抗を均一
に低減し、トランジスタの動作速度を向上させることが
可能となった。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の実施例を示す工程断面
図、第２図は従来例を示す断面図である。 １００・・・シリコン基板、１２０・・・ゲート酸化膜
、１３０・・・多結晶シリコン膜、１４０・・・ＨＴＯ
膜、１５０・・・チタンシリサイド膜、１７０・・・低
濃度の不純物拡散領域、１７５・・・反応阻止層。 代理人の氏名　弁理士　中尾敏男　はか１名第１図 （Ｌ：Ｌ＋ ［ｂ） ｔＳＯチタンシリブオド′展 第１ｒＭ 第１ｒＭ 第２図

Claims (6)

【特許請求の範囲】
1. （１）半導体基体主面上に第１の絶縁膜を形成する工程
   と、前記第１の絶縁膜上に第１の導電体膜を形成する工
   程と、前記第１の導電体膜上に第１の反応阻止層を形成
   する工程と、前記第１の反応阻止層上に低抵抗導電体膜
   を形成する工程と、前記低抵抗導電体膜及び前記第１の
   反応阻止層を選択的に除去して第１のパターンを形成す
   る工程と、前記第１のパターンをマスクとして前記半導
   体基体中に不純物を導入する工程と、前記第１のパター
   ンをマスクとして前記第１の導電体膜上に第２の反応阻
   止層を形成する行程と、第１のパターン側面に第２の導
   電体膜を形成する工程と、前記第１のパターンと前記第
   ２の導電体膜からなる第２のパターンをマスクとして前
   記第２の反応阻止層及び第１の導電体膜を選択的に除去
   する工程と、前記第２のパターンをマスクとして前記半
   導体基体中に不純物を導入する工程とからなる半導体装
   置の製造方法。
2. （２）第１の絶縁膜をゲート絶縁膜として使用すること
   を特徴とする特許請求の範囲第１項記載の半導体装置の
   製造方法。
3. （３）第１の反応阻止層が、第１の導電体膜と低抵抗導
   電体膜との電気的導通を保つことを特徴とする特許請求
   の範囲第１項または第２項記載の半導体装置の製造方法
   。
4. （４）第２の反応阻止層が、第１の導電体膜と第２の導
   電体膜との電気的導通を保つことを特徴とする特許請求
   の範囲第１項または第２項記載の半導体装置の製造方法
   。
5. （５）第１の反応阻止層及び第２の反応阻止層の少なく
   とも一方を、イオン注入法で原子を導入して形成するこ
   とを特徴とする特許請求の範囲第１項ないし第４項いず
   れか記載の半導体装置の製造方法。
6. （６）低抵抗導電体膜を多層膜とすることを特徴とする
   特許請求の範囲第１項ないし第５項いずれか記載の半導
   体装置の製造方法。