JPH0622247B2 - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPH0622247B2 JPH0622247B2 JP14862085A JP14862085A JPH0622247B2 JP H0622247 B2 JPH0622247 B2 JP H0622247B2 JP 14862085 A JP14862085 A JP 14862085A JP 14862085 A JP14862085 A JP 14862085A JP H0622247 B2 JPH0622247 B2 JP H0622247B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- refractory metal
- semiconductor device
- field effect
- operating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果型半導体装置、特に高耐熱性ショット
キ電極を有する電界効果型半導体装置に関する。
キ電極を有する電界効果型半導体装置に関する。
〔従来の技術〕 ショットキ障壁型電界効果トランジスタ（以下、MESFET
という）、とりわけGaAsを用いたGaAsMESFETは高速性に
すぐれ超高周波用半導体デバイスとして、近年ますます
使用されつつある。
という）、とりわけGaAsを用いたGaAsMESFETは高速性に
すぐれ超高周波用半導体デバイスとして、近年ますます
使用されつつある。
第２図は従来より周知のGaAs MESFETの構造の一例を示
す模式断面図である。本構造ではGaAsMESFETの高性能化
のため、例えば１９８３年発行のインターナショナル
ソリッド ステート サーキット コンファランス（In
ternational Solid State Circuits Conference）の４
４頁に示されているように、ソース及びドレイン領域
７，８に高濃度不純物領域５を有し、ソース及びドレイ
ンの直列寄生抵抗の低減を図っている。図中４は半絶縁
性GaAs基板、３はGaAs動作層である。本構造の製作には
ゲート電極をマスクとしてソース及びドレイン領域７，
８に高濃度不純物をイオン注入し、引き続き活性化のた
めの熱処理（アニール）を行う工程がある。したがって
ゲート電極１′はアニール後も安全なショットキ特性を
有することが必要であり、例えばタングステンの硅化物
（ Wsi ）等の高融点金属の混合物もしくは化合物が用
いられている。
す模式断面図である。本構造ではGaAsMESFETの高性能化
のため、例えば１９８３年発行のインターナショナル
ソリッド ステート サーキット コンファランス（In
ternational Solid State Circuits Conference）の４
４頁に示されているように、ソース及びドレイン領域
７，８に高濃度不純物領域５を有し、ソース及びドレイ
ンの直列寄生抵抗の低減を図っている。図中４は半絶縁
性GaAs基板、３はGaAs動作層である。本構造の製作には
ゲート電極をマスクとしてソース及びドレイン領域７，
８に高濃度不純物をイオン注入し、引き続き活性化のた
めの熱処理（アニール）を行う工程がある。したがって
ゲート電極１′はアニール後も安全なショットキ特性を
有することが必要であり、例えばタングステンの硅化物
（ Wsi ）等の高融点金属の混合物もしくは化合物が用
いられている。
さらにこのゲート電極材は集積回路における配線に用い
られることから、低抵抗であることも要求される。した
がって、例えば第３図のような高融点金属の硅化物１上
に高融点金属の硅化物より抵抗の低い高融点金属２を積
層した２層構造が高耐熱性と低抵抗の特長を有するゲー
ト電極として提案されている（参考：特願昭58-35342
号）。
られることから、低抵抗であることも要求される。した
がって、例えば第３図のような高融点金属の硅化物１上
に高融点金属の硅化物より抵抗の低い高融点金属２を積
層した２層構造が高耐熱性と低抵抗の特長を有するゲー
ト電極として提案されている（参考：特願昭58-35342
号）。
高融点金属系の加工は一般にフッ素系を用いたドライエ
ッチング法にて行われる。しかし前述の２層構造ゲート
電極膜をドライエッチングした場合、第３図に示すよう
に高融点金属の硅化物１の側面は垂直性を有している
が、高融点金属の側面は円弧状になり、この形状の２層
構造ゲート電極を用いてFETを試作するとそのFET特性の
バラツキが大きい問題があることがわかった。これは、
ゲート電極端における注入イオンのマスク効果が不充分
であるために、ゲート電極端のGaAs動作層に注入イオン
がはいり、動作層濃度を増加させているためと考えられ
る。
ッチング法にて行われる。しかし前述の２層構造ゲート
電極膜をドライエッチングした場合、第３図に示すよう
に高融点金属の硅化物１の側面は垂直性を有している
が、高融点金属の側面は円弧状になり、この形状の２層
構造ゲート電極を用いてFETを試作するとそのFET特性の
バラツキが大きい問題があることがわかった。これは、
ゲート電極端における注入イオンのマスク効果が不充分
であるために、ゲート電極端のGaAs動作層に注入イオン
がはいり、動作層濃度を増加させているためと考えられ
る。
本発明は上記の問題点に鑑み、高融点金属の硅化物と高
融点金属を用いたゲート電極の側面の垂直性を向上させ
ることが可能な半導体装置を提供するものである。
融点金属を用いたゲート電極の側面の垂直性を向上させ
ることが可能な半導体装置を提供するものである。
本発明は化合物半導体動作層上に配置された耐熱性ショ
ットキゲート電極を有する電界効果型半導体装置におい
て、前記ショットキゲート電極は高融点金属の硅化物と
高融点金属とを交互に積層した３層以上の積層体からな
り、前記化合物半導体動作層に前記高融点金属の硅化物
が接するよう構成したことを特徴とする電界効果型半導
体装置である。
ットキゲート電極を有する電界効果型半導体装置におい
て、前記ショットキゲート電極は高融点金属の硅化物と
高融点金属とを交互に積層した３層以上の積層体からな
り、前記化合物半導体動作層に前記高融点金属の硅化物
が接するよう構成したことを特徴とする電界効果型半導
体装置である。
以下本発明の実施例について、第１図(a)〜(c)に示す素
子断面図を用いて説明する。
子断面図を用いて説明する。
まず、第１図(a)に示すように、半絶縁性GaAs基板４を
用意し、基板４上にSiイオンを50keV、１×1012cm-2の
条件で選択的にイオン注入してGaAs動作層３を形成し、
SiO2を保護膜として水素雰囲気中で800℃、20分のアニ
ールを行った。次に該SiO２をエッチング除去した後、
スパッタ法でタングステンの硅化物（ WSi ）１をGaAs
基板４上に100nm堆積し、続いて該WSi １上にタングス
テン(W)２を100nm、続いて同様にWsi 100nm、Ｗ100nmを
順次堆積し、全膜厚400nmのＷ１とWSi ２とを交互に積
層した４層構造のゲート電極膜を形成した。次にゲート
電極となるべき部分にレジストを形成し、該レジストに
覆われない領域の前記４層構造ゲート電極膜をSF6を用
いたドライエッチング法により除去した。このときのゲ
ート電極の側面形状はSEM観察より第１図(a)に示すよう
になり、第３図に示す従来の２層構造電極の側面に比
べ、垂直性が向上していた。
用意し、基板４上にSiイオンを50keV、１×1012cm-2の
条件で選択的にイオン注入してGaAs動作層３を形成し、
SiO2を保護膜として水素雰囲気中で800℃、20分のアニ
ールを行った。次に該SiO２をエッチング除去した後、
スパッタ法でタングステンの硅化物（ WSi ）１をGaAs
基板４上に100nm堆積し、続いて該WSi １上にタングス
テン(W)２を100nm、続いて同様にWsi 100nm、Ｗ100nmを
順次堆積し、全膜厚400nmのＷ１とWSi ２とを交互に積
層した４層構造のゲート電極膜を形成した。次にゲート
電極となるべき部分にレジストを形成し、該レジストに
覆われない領域の前記４層構造ゲート電極膜をSF6を用
いたドライエッチング法により除去した。このときのゲ
ート電極の側面形状はSEM観察より第１図(a)に示すよう
になり、第３図に示す従来の２層構造電極の側面に比
べ、垂直性が向上していた。
次に第１図(b)に示すようにレジスト６をマスクとし
て、Siイオンを150 keV、５×1013cm-2の条件で、ソー
ス及びドレイン領域７，８にイオン注入し，SiO2を保護
膜として800℃、20分間のアニールを行い、高濃度不純
物領域５を形成した。
て、Siイオンを150 keV、５×1013cm-2の条件で、ソー
ス及びドレイン領域７，８にイオン注入し，SiO2を保護
膜として800℃、20分間のアニールを行い、高濃度不純
物領域５を形成した。
SiO2をエッチング除去した後、最後に第１図(c)に示す
ようにソース、ドレイン領域７，８上にAu・Ge及びNiを
蒸着し、400℃のアロイを行うことによりFETの製作を完
了した。
ようにソース、ドレイン領域７，８上にAu・Ge及びNiを
蒸着し、400℃のアロイを行うことによりFETの製作を完
了した。
以上のFETの製作のほか、200nmのWSi上に200nmのＷを積
層した従来の２層構造ゲート電極を有するFETも製作
し、これら２種類のFETの特性を比較した。ゲート長、
ゲート幅がそれぞれ１μｍ、１０μｍを有するトランジ
スタを２インチウェハ上で100個づつ測定した。しきい
値電圧Vtの平均値とその標準偏差を求めると、従来構造
のFET、ではVT＝0.05±0.12Ｖに対し本発明の構造のFET
ではVT＝0.12±0.05Ｖとバラツキが小さい結果が得られ
た。本発明によりゲート電極端における注入イオンの阻
止が改善されたためと考えられる。
層した従来の２層構造ゲート電極を有するFETも製作
し、これら２種類のFETの特性を比較した。ゲート長、
ゲート幅がそれぞれ１μｍ、１０μｍを有するトランジ
スタを２インチウェハ上で100個づつ測定した。しきい
値電圧Vtの平均値とその標準偏差を求めると、従来構造
のFET、ではVT＝0.05±0.12Ｖに対し本発明の構造のFET
ではVT＝0.12±0.05Ｖとバラツキが小さい結果が得られ
た。本発明によりゲート電極端における注入イオンの阻
止が改善されたためと考えられる。
以上説明したように本発明によれば、高融点金属の硅化
物と高融点金属を３層以上に積層したゲート電極構造を
用いることにより、ゲート電極の側面の垂直性を向上さ
せ、ひいては特性にばらつきのないFETを得ることがで
きる効果を有するものである。
物と高融点金属を３層以上に積層したゲート電極構造を
用いることにより、ゲート電極の側面の垂直性を向上さ
せ、ひいては特性にばらつきのないFETを得ることがで
きる効果を有するものである。
第１図(a)〜(c)は本発明のFET構造を製作する工程を工
程順に示す素子の模式断面図、第２図は従来より周知の
高濃度不純物領域を有するFETの模式断面図、第３図は
従来の２層構造ゲート電極の加工形状を示す断面図であ
る。 図において、１は高融点金属の硅化物、２は高融点金
属、３はGaAs動作層、４は半絶縁性GaAs基板、５は高濃
度不純物領域、７，８はソース及びドレイン領域であ
る。
程順に示す素子の模式断面図、第２図は従来より周知の
高濃度不純物領域を有するFETの模式断面図、第３図は
従来の２層構造ゲート電極の加工形状を示す断面図であ
る。 図において、１は高融点金属の硅化物、２は高融点金
属、３はGaAs動作層、４は半絶縁性GaAs基板、５は高濃
度不純物領域、７，８はソース及びドレイン領域であ
る。
Claims (1)
- 【請求項１】化合物半導体動作層上に配置されたショッ
トキゲート電極と、前記ゲート電極の一方の側の前記動
作層上に配置されたソース電極と、前記ゲート電極の他
方の側の前記動作層上に配置されたドレイン電極とを備
えた電界効果型半導体装置において、前記ショットキゲ
ート電極は高融点金属の硅化物と高融点金属とを交互に
積層した３層以上の積層体からなり、前記化合物半導体
動作層に前記高融点金属の硅化物が接するよう構成した
ことを特徴とする電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14862085A JPH0622247B2 (ja) | 1985-07-05 | 1985-07-05 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14862085A JPH0622247B2 (ja) | 1985-07-05 | 1985-07-05 | 電界効果型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629677A JPS629677A (ja) | 1987-01-17 |
| JPH0622247B2 true JPH0622247B2 (ja) | 1994-03-23 |
Family
ID=15456854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14862085A Expired - Lifetime JPH0622247B2 (ja) | 1985-07-05 | 1985-07-05 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622247B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821596B2 (ja) * | 1987-09-30 | 1996-03-04 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPS6489470A (en) * | 1987-09-30 | 1989-04-03 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US5237192A (en) * | 1988-10-12 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | MESFET semiconductor device having a T-shaped gate electrode |
-
1985
- 1985-07-05 JP JP14862085A patent/JPH0622247B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS629677A (ja) | 1987-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0046371B1 (en) | Method of manufacturing a semiconductor device | |
| JPH0260217B2 (ja) | ||
| KR930011800B1 (ko) | Mos형 반도체장치 | |
| US4586063A (en) | Schottky barrier gate FET including tungsten-aluminum alloy | |
| JPH0622247B2 (ja) | 電界効果型半導体装置 | |
| JPS59181676A (ja) | 半導体装置 | |
| JPS6292481A (ja) | 半導体装置の製造方法 | |
| JPH08298267A (ja) | 半導体装置及びその製造方法 | |
| JPH0235777A (ja) | 半導体装置およびその製造方法 | |
| JPS6160591B2 (ja) | ||
| JPS60144980A (ja) | 半導体装置 | |
| JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH0439773B2 (ja) | ||
| JPH0353774B2 (ja) | ||
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH081910B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0219622B2 (ja) | ||
| JPH01175770A (ja) | 半導体装置の製造方法 | |
| JPH01189960A (ja) | 化合物半導体装置の製造方法 | |
| JPH0439772B2 (ja) | ||
| JPH081911B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS61133671A (ja) | 半導体装置の製造方法 | |
| JPH033932B2 (ja) | ||
| JPS62243371A (ja) | 半導体装置の製造方法 |