JPS60144980A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60144980A JPS60144980A JP60884A JP60884A JPS60144980A JP S60144980 A JPS60144980 A JP S60144980A JP 60884 A JP60884 A JP 60884A JP 60884 A JP60884 A JP 60884A JP S60144980 A JPS60144980 A JP S60144980A
- Authority
- JP
- Japan
- Prior art keywords
- gate metal
- high concentration
- layer
- ion implantation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 10
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 238000001259 photo etching Methods 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000004913 activation Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は半導体装置、詳しくはショットキーゲート電界
効果トランジスタの構造に関するものである。
効果トランジスタの構造に関するものである。
（従来技術）
近年、高速動作集積回路（ＩＣ）としてＱａ Ａｓ基板
を使ったＩＣが各所で研究されている。より高速、高集
積なＱａＡｓ ＩＣを実現する為にはＩＣ能を有する構
造にする必要がある。上記の理由により各所でイオン注
入技術、自己接合技術を適用（＜。
を使ったＩＣが各所で研究されている。より高速、高集
積なＱａＡｓ ＩＣを実現する為にはＩＣ能を有する構
造にする必要がある。上記の理由により各所でイオン注
入技術、自己接合技術を適用（＜。
したＧａＡｓ ＭＢＳＦＥＴの構造の開発が活発は行わ
れている。
れている。
耐熱性金属をゲート電極に用いた従来の自己整合型Ｇａ
Ａｓ ＭＢＳＦＥＴは第１図ａ〜ｄに示す製造工程で作
られる構造（以下従来構造と記す）のものが広く使用さ
れている。即ち、半絶縁性Ｑ ａ Ａ ｓ基板１に選択
イオン注入によるＦＥＴ能動層２を設け、とのＦＥＴ能
動層２上にゲートメタルとなす るＴａ、ＴａＳｉ、Ｗ、ＶｉＷ、ＷＳｉ等の耐熱性金属
層３を形成した後、この耐熱性ゲートメタル３を保獲膜
として自己整合的に高濃度のイオン注入層４゜５をゲー
トメタル３に近接して形成し、その後高濃度イオン注入
層４．５を７００〜９００Ｃで熱処理し、活性化した後
、ソース電極６ドンイン電極７を設けて（・る。
Ａｓ ＭＢＳＦＥＴは第１図ａ〜ｄに示す製造工程で作
られる構造（以下従来構造と記す）のものが広く使用さ
れている。即ち、半絶縁性Ｑ ａ Ａ ｓ基板１に選択
イオン注入によるＦＥＴ能動層２を設け、とのＦＥＴ能
動層２上にゲートメタルとなす るＴａ、ＴａＳｉ、Ｗ、ＶｉＷ、ＷＳｉ等の耐熱性金属
層３を形成した後、この耐熱性ゲートメタル３を保獲膜
として自己整合的に高濃度のイオン注入層４゜５をゲー
トメタル３に近接して形成し、その後高濃度イオン注入
層４．５を７００〜９００Ｃで熱処理し、活性化した後
、ソース電極６ドンイン電極７を設けて（・る。
かかる従来構造の自己整合型ＭＥ８ＦＥＴはゲートメタ
ル３に近接したソース側に高濃度イオン注入層厚を設け
ている為ソース抵抗（Ｒｓ）を小さくする事が出来、よ
り大きい相互コンダクタンス（９ｍ）が得られる利点を
有する。しかしながらｔ １、高濃度イオン地人層４，５の横方向拡散の為を短く
するのに限界がある。
ル３に近接したソース側に高濃度イオン注入層厚を設け
ている為ソース抵抗（Ｒｓ）を小さくする事が出来、よ
り大きい相互コンダクタンス（９ｍ）が得られる利点を
有する。しかしながらｔ １、高濃度イオン地人層４，５の横方向拡散の為を短く
するのに限界がある。
２ ゲート、ドレイン間耐圧（ＢＶＧＤ）が大きくとれ
ない。
ない。
３、 ゲート、ドレイン間容量（Ｃ，９ｄ）が大きくな
る。
る。
上記の欠点は高速動作ＧａＡｓ Ｉ Ｃを実現し′Ｃ〜
・く上で大きな障害となる。
・く上で大きな障害となる。
（発明の目的）
本発明の目的はより高速動作の可能な、ＧａＡｓＩＣに
適用の容易’ｉ’ｔ、 ＧａＡｓ ｔｉ、界効果トラン
ジスタを得ることにある。
適用の容易’ｉ’ｔ、 ＧａＡｓ ｔｉ、界効果トラン
ジスタを得ることにある。
（発明の構成）
本発明によれば、半絶縁性ＧａＡｓ半導体基板と、この
半絶縁性半導体基板に設けられた能動領域と、この能動
領域上の一部分に形成された絶縁層と、この能動領域上
および絶縁層上に延在して設けられたゲート電極と、ゲ
ート電極の両端に設けられたソースおよびトンイン領域
とを有するＧ ａ Ａ ｓ電界効果トランジスタを得る
。
半絶縁性半導体基板に設けられた能動領域と、この能動
領域上の一部分に形成された絶縁層と、この能動領域上
および絶縁層上に延在して設けられたゲート電極と、ゲ
ート電極の両端に設けられたソースおよびトンイン領域
とを有するＧ ａ Ａ ｓ電界効果トランジスタを得る
。
（実施例）
以下に１図面を参照しながら本発明の一実施例の説明を
行う。第２図ａに示す様に半絶縁性ＧａＡｓ基板１１に
選択イオン注入法によりＦＥＴ能動層１２を形成する。
行う。第２図ａに示す様に半絶縁性ＧａＡｓ基板１１に
選択イオン注入法によりＦＥＴ能動層１２を形成する。
次に第２図すに示すように８ｉ０．、ＳｉＮ膜等の耐熱
性の絶縁膜１８を成長後写真蝕刻法で少くとも後にゲー
ト電極を形成する部分のドレイン側部分を含むように所
定の形状に整形する。次に第２図Ｃに示すようにゲート
メタルになるＷＳｉ等の耐熱性金属をスパッタ法、蒸着
法等で被着し、写真蝕刻法により前述の絶縁膜１８の端
をゲートメタル１３の直下の適切な位置に来る様に整形
する。次に第２図ｄに示す様にゲートメタ／Ｉ／１３を
マスクにしてイオン注入法による高濃度層１４．１５を
自己整合的に形成する。
性の絶縁膜１８を成長後写真蝕刻法で少くとも後にゲー
ト電極を形成する部分のドレイン側部分を含むように所
定の形状に整形する。次に第２図Ｃに示すようにゲート
メタルになるＷＳｉ等の耐熱性金属をスパッタ法、蒸着
法等で被着し、写真蝕刻法により前述の絶縁膜１８の端
をゲートメタル１３の直下の適切な位置に来る様に整形
する。次に第２図ｄに示す様にゲートメタ／Ｉ／１３を
マスクにしてイオン注入法による高濃度層１４．１５を
自己整合的に形成する。
次にイオン注入１１２，１４，１５を活性化させる為に
５ｉ０２．ＳｉＮ膜等を保護膜としたキャップアニール
法あるいはＡｓ雰囲気下でのキャップレスアニール法を
用いて熱処理する。次に第２図ｅ（／（示す様にソース
、ドレインのオーミック層及び電極１６．１７を形成す
る。
５ｉ０２．ＳｉＮ膜等を保護膜としたキャップアニール
法あるいはＡｓ雰囲気下でのキャップレスアニール法を
用いて熱処理する。次に第２図ｅ（／（示す様にソース
、ドレインのオーミック層及び電極１６．１７を形成す
る。
以上、述べた如く、本発明による自己整合型ＭＢＳＦＥ
Ｔはソース側はゲートメタル１３と高濃度層１４が近接
して形成されるのに対し、ドレイン側は高濃度層１５と
ゲートメタル１３の端との間隔を絶縁膜１８により適切
な距ＭＫ保つことが可能となり、ソース抵抗（Ｒｓ）は
従来構造と同様に低減できかつドレイン側で従来構造の
持つ欠点をなくすことが可能となりより高速なＧａＡｓ
ＩＣを実現できる。さらにドＶイン高濃度層１５とゲー
トメタル１３とを分離している絶縁膜１８を後工程で除
去すればゲート・ドレイン間容量ｃ、９ｄをさらに小さ
く、出来、より性能を向上させることが期待出来ろ。
Ｔはソース側はゲートメタル１３と高濃度層１４が近接
して形成されるのに対し、ドレイン側は高濃度層１５と
ゲートメタル１３の端との間隔を絶縁膜１８により適切
な距ＭＫ保つことが可能となり、ソース抵抗（Ｒｓ）は
従来構造と同様に低減できかつドレイン側で従来構造の
持つ欠点をなくすことが可能となりより高速なＧａＡｓ
ＩＣを実現できる。さらにドＶイン高濃度層１５とゲー
トメタル１３とを分離している絶縁膜１８を後工程で除
去すればゲート・ドレイン間容量ｃ、９ｄをさらに小さ
く、出来、より性能を向上させることが期待出来ろ。
従来構造と比べた場合に、本発明の不利な点はゲートメ
タル１３とゲートメタル１３直下の絶縁膜１８との位箇
゛関係を自己整合的に行なえない点であるが、縮小投影
露光法がＥＢ直描と（・った最新のリングラフイー技術
を使えば余り問題とはならず利点の力が著しく犬き゛（
・。
タル１３とゲートメタル１３直下の絶縁膜１８との位箇
゛関係を自己整合的に行なえない点であるが、縮小投影
露光法がＥＢ直描と（・った最新のリングラフイー技術
を使えば余り問題とはならず利点の力が著しく犬き゛（
・。
本案飾物ではＧａＡ、ｓ ＭＥＳＦＥＴについて述べた
がＧａＡｓのかわりに他の化合物半導体たとえばＩｎＰ
等に対しても適用出来ることは明らかである。
がＧａＡｓのかわりに他の化合物半導体たとえばＩｎＰ
等に対しても適用出来ることは明らかである。
第１図ａ〜ｄは従来構造の耐熱金属ゲートの自己駐合型
ＭＥＳＦＥＴの製造工程を示す断面図である。 ｌ・・・・・・半絶縁性基板、２・・・・・・ＦＥＴ能
動層、３・・・・・・耐熱性金属ゲート、４・・・・・
・ソース側高濃度層。 ５・・・・・・ドレイン側高濃度層、６・・・・・・ソ
ース電極。 ７・・・・・・ドレイン電極、 第２図ａ −ｅは本発明の一実施例による構造の耐熱性
金属ゲートの自己整合型ＭＥ８ＦＥＴの製造工程を示す
断面図である。 １１・・・・・・半絶縁性基板、１２・・・・・・ＦＥ
Ｔ能動層。 １３・・・・・・耐熱性全局ゲート、１４・・・・・・
ソース側高濃度ｍ、１５・・・・・・ドレイン側高濃度
層、１６・・・・・・ソース電極、１７・・・・・・ド
レイン電極、１８・・・・・・耐熱性絶縁膜 嘉／ 図 １／ 第２図
ＭＥＳＦＥＴの製造工程を示す断面図である。 ｌ・・・・・・半絶縁性基板、２・・・・・・ＦＥＴ能
動層、３・・・・・・耐熱性金属ゲート、４・・・・・
・ソース側高濃度層。 ５・・・・・・ドレイン側高濃度層、６・・・・・・ソ
ース電極。 ７・・・・・・ドレイン電極、 第２図ａ −ｅは本発明の一実施例による構造の耐熱性
金属ゲートの自己整合型ＭＥ８ＦＥＴの製造工程を示す
断面図である。 １１・・・・・・半絶縁性基板、１２・・・・・・ＦＥ
Ｔ能動層。 １３・・・・・・耐熱性全局ゲート、１４・・・・・・
ソース側高濃度ｍ、１５・・・・・・ドレイン側高濃度
層、１６・・・・・・ソース電極、１７・・・・・・ド
レイン電極、１８・・・・・・耐熱性絶縁膜 嘉／ 図 １／ 第２図
Claims (1)
- １）半絶縁性基板に形成された能動層と、該能動層上に
ドレイン電極側の一部分は絶縁層で能動層と分離されて
形成された耐熱性金属のゲートメタルと、該ゲートメタ
ルの両端に近接して設けられた高濃度ソースおよびドレ
イン領域とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60884A JPS60144980A (ja) | 1984-01-06 | 1984-01-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60884A JPS60144980A (ja) | 1984-01-06 | 1984-01-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60144980A true JPS60144980A (ja) | 1985-07-31 |
Family
ID=11478445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60884A Pending JPS60144980A (ja) | 1984-01-06 | 1984-01-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144980A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220375A (ja) * | 1985-03-26 | 1986-09-30 | Nec Corp | 半導体装置およびその製造方法 |
| JPS6257256A (ja) * | 1985-09-06 | 1987-03-12 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS6387773A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | シヨツトキバリア型電界効果トランジスタ |
| JPH022142A (ja) * | 1988-06-13 | 1990-01-08 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
-
1984
- 1984-01-06 JP JP60884A patent/JPS60144980A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220375A (ja) * | 1985-03-26 | 1986-09-30 | Nec Corp | 半導体装置およびその製造方法 |
| JPS6257256A (ja) * | 1985-09-06 | 1987-03-12 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| JPS6387773A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | シヨツトキバリア型電界効果トランジスタ |
| JPH022142A (ja) * | 1988-06-13 | 1990-01-08 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH022142A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS60144980A (ja) | 半導体装置 | |
| JPS6286870A (ja) | 半導体装置の製造方法 | |
| JPH0793318B2 (ja) | 半導体装置の製造方法 | |
| JPH0622247B2 (ja) | 電界効果型半導体装置 | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6112079A (ja) | 半導体素子の製造方法 | |
| JPS61276270A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6216574A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPS58123778A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPS6260268A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02262342A (ja) | 半導体装置の製造方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPS5955072A (ja) | 半導体装置の製造方法 | |
| JPH04181742A (ja) | 電界効果型トランジスタとその製造方法 | |
| JPS5885570A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPS6088477A (ja) | 半導体装置の製造方法 | |
| JPS63281473A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS63142872A (ja) | 自己整合型電界効果トランジスタの製造方法 |