JPS616870A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電界効果トランジスタの製造方法特に微細電
極を有するマインロ波用ＧａＡｓ電界効果トラ゛ンジス
タの製造方法に関する。

従来例の構成とその問題点 ＧａＡ１電界効果トランジスタは、Ｓｌトランジスタの
特性限界を越えるマイクロ波トランジスタとしてすでに
実用化されている。このようなマイクロ波相ＣｒａＡｓ
電界効果トランジスタの高周波特性はゲート長を短縮す
ることによって向上することができる。従来このような
、マイクロ波用電界効果トランジスタに用いられている
ゲート長は、ｏ、５μｍ〜１．０μｍである。そして従
来はこのようなゲート長をもったＧａＡｓ電界効果トラ
ンジスタは次のような方法で作られている。

第１図に示すように半絶縁性ＧａＡｓ基板１のＧａＡｓ
動作層２上に０．６μｍ〜１．０μｍの開孔部３を有す
るフォトレジスト４を設はゲート金属５を全面に蒸着し
くａ）、フォトレジスト４を除去することにより、開孔
部３にゲート金属５を残すいわゆるリフトオフ法でゲー
ト電極６を形成した後（ｂ）、ソース・ドレイ／電極７
をゲート電極６と同様にリフトオフ法で形成し、電界効
果トランジスタを形成する（Ｃ）。

しかしながら従来の方法は次のような欠点がある。すな
わちリフトオフ法は、フォトレジストといった有機物を
つけた状態でゲート金属を蒸着しなければならなし・た
め、ＧａＡｓ表面がフォトレジストで汚染されやすく、
良好なショットキー特性が得られない。また、基板表面
の水分を除去するに十分な温度での基板の加熱がレジス
トの変形を起こすのでできないという問題がある。また
、レジストパターン寸法は、光露光方法では、遠紫外光
露光方法を用℃・ても、０．６μｍ程度が限界であり、
０．６μｍ以下のレジストパターンを形成するためには
、電子ビーム露光法やＸ線露光法を用℃・る必要があり
現状の技術では、量産レベルで０．５μｍ以下のレジス
トパターンを得ることは困難である。さらにゲート・ソ
ース電極間の距離を小さくすればソース抵抗が減少し、
高周波特性が向上する。しかるに、従来のリフトオフ法
では、マスクの位置合せ精度が問題となりソース・ゲー
ト電極間距離は、０．５μｍ程度が限界であり、０．５
μｍ以下にすることは、困難であった。

発明の目的 本発明は、これらの問題を解決するためになされたもの
で、短ゲート長の電界効果トランジスタの製造方法を提
供する。

発明の構成 本発明の構成は、動作層を有する半導体基板上に第１の
絶縁膜層を形成する工程と、前記第１の絶縁膜層のゲー
ト電極形成部分を開孔または一部エッチングする工程と
、第２の絶縁膜層を前記第一　１の絶縁膜層の上部およ
びゲート電極形成部分の側部および底部に形成する工程
と、ゲート電極形成部分の側部の第２の絶縁膜層を残し
たままゲート電極形成部分の半導体基板が露出するまで
エツチングする工程と、前記半導体基板露出部分および
、前記第２の絶縁膜層上にゲート電極を形成する工程と
、ソース・ドレイン電極を、形成する工程からなり、微
細ゲート電界効果トランジスタの形成が可能となる。

実施例の説明 本発明を実施例で説明する。第２図において、１１はＧ
ａＡｓ基板。１２はＧａＡｓ動作層、１３は第１の絶縁
膜、１４は第２の絶縁膜、１５はゲート電極形成開孔部
側部の第２の絶縁膜、１６はゲート金属、１７はフォト
レジスト、１８はゲート電極開孔部のフォトレジスト、
１９はゲート電極、２０はフォトレジスト、２１はオー
ミック金属、２２はオーミック電極である。

まず、半絶縁性ＧａＡｓ基板１１上にイオン注入法等を
用いて動作層１２を形成し、次いで、基板全面に第１の
絶縁膜１３、例えば５１０２を６ｏ○０ム形成し、ゲー
ト電極形成部に０．８μｍノォトレジストパターンを形
成し、５１０２をＣＦ４とＨ２の雰囲気でリアクティブ
エツチングする体）。次に前記５１０２パターンおよび
ＧａＡｓ露出部に第２の絶縁膜１４例えば５ｉ５Ｎ４を
堆積速度１５ｏＡ／ｍｉｎで５１０２上部に４００ＯＡ
形成する（ｂ）。このとき、５１０２パタ一ン側部には
約３ＱｏＯＡのＳｉ　５Ｎ　４が形成され、ＧａＡｓ露
出部は約３５００人である。

次に全面をＯＦ４雰囲気テリアクティブオンエソチン゛
グしＧａＡｓが露出するまでエツチングする（Ｃ）。

このとき、Ｓｉ３Ｎ４はＳ工０２よりエツチング速度が
速く、５１ｏ２開孔部側部（７）　５ｉ５Ｎ４１５　ハ
、５ｉ０２より膜厚は７」１さくなりＳｉＯ２膜厚５０
００Ａで５１３Ｎ４は３０００Ａである。

次に全面にゲート金属１６例えばＴｉ／Ａｌをそれぞれ
３００　Ａ／３５００Ａ形成し、次いで、全面にフォト
レジスト１７を約３μｍ形成し表面を平担化する（（１
）。次いで０２雰囲気でフォトレジスト１７をエツチン
グし、ゲート電極部以外のフォトレジストを除去し、ゲ
ート電極部上のフォトレジスト１８のみを残す（ｅｌ。

次いで、前記ゲート電極上部のフォトレジスト１８をマ
スクとしてゲート金属１６をイオンミリングによりエツ
チングし、ゲート電極１９を形成する（ｆ）。さらに、
フォトレジスト２ｏでソース・ドレインオーミック電極
領域を開孔し開孔部の５１０２を除去し全面にオーミッ
ク金属２１例えばＡｕＧｅを１００ＯＡ形成する（ｇ）
。

そしてフォトレジスト２０とともに不要なオーミック金
属２１を除去して、ゲート金属１９に対しセルファライ
ン的に、ソース・ドレインオーミック電極２２を形成す
る（ｈ）。

なお、本発明によれば、ゲート長は０．２μｍとなりま
た、ソース・ゲート間隔は０．３μｍとなる。

ここで、第２の絶縁膜１４、ここではＳｉ３Ｎ４の堆積
され方は第３図のようになる。すなわち、第３図（ａ）
のように、パターン幅Ｗにおける膜厚６０００Ａのパタ
ーン上へのＳｉ３Ｎ４の堆積膜厚は、パターン上部の膜
厚をａ１パターン側部をｂ、パターン底部をＣとすると
、Ｗが０．８μｍの場合パターン上部と側部および上部
と底部の堆積膜厚の比堆積速度１５０　Ａ／ｍ工ｎにお
けるパターン上部と側部および上部と底部の堆積膜厚の
比のＷ依存性は第３図（Ｃ）のようになる。したがって
、本発明によれば、０．５μｍ以下のパターンを絶縁膜
の堆積条件により容易に形成することができる。また本
実施例では、絶縁膜に５１０２と一３ｉ３Ｎ４と℃・っ
たエツチング速度の異なる絶縁膜を用いたが、第２の絶
縁膜形成後の開孔部の形状は第４図に示すように第２の
絶縁膜２２が丸みをもち、第１の絶縁膜２２および第２
の絶縁膜２３は同種のものであっても、開孔部上部が底
部よりも広く、ゲート電極形成後、ゲート電極直下に絶
縁膜が残りゲート電極とソース、ドレイン電極との短絡
を防ぐことができる。

発明の効迷 本発明によれば、従来の光露光技術で０．５μｍ以下の
ゲート電極が容易に得られるばかりでな（、ゲート電極
はフォトレジストを用（・ることなくソース電極に近接
してセルファライン的に形成されるため、ゲート長の短
縮化とソース抵抗の低減をはかることができ、この結果
高周波においても性能の良いＧａＡｓ電界効果トランジ
スタを得ることが可能となった。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は従来のＧａＡｓ電界効果トラン
ジスタの製造方法の断面図、第２図（ａ）〜（ｈ）は本
発明の実施例によるＧａＡｓ電界効果トランジスタの断
面図、第３図（ａ）はパターン上へのＳｉ３Ｎ４堆積状
態を示す断面図、第３図（ｂ）　、　（Ｃ）はその堆積
特性図、第４図はパターン上へのＳｉ３Ｎ４堆積の断面
図である。 １１・・・・・・半絶縁性ＧａＡｓ基板、１２・・・・
・・ＧａＡｓ動作層、１３・・・・・・第１の絶縁膜、
１４・・・・・・第２の絶縁膜、１６・・・・・・ゲー
ト金属、−２１・・・・・オーミック金属。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名＠１
図 第２図 第２図 第２図 オ印オ艷ａノ罠（Ａｒｍ昏ｎ）

Claims (2)

【特許請求の範囲】
1. （１）動作層を有する半導体基板上に第１の絶縁膜層を
   形成する工程と、前記第１の絶縁膜層のゲート電極形成
   部分を開孔または一部エッチングする工程と、第２の絶
   縁膜層を前記第１の絶縁膜層の上部およびゲート電極形
   成部分の側部および底部に形成する工程と、ゲート電極
   形成部分の側部の第２の絶縁膜層を残したままゲート電
   極形成部分の半導体基板が露出するまでエッチングする
   工程と、前記半導体基板露出部分および前記第２の絶縁
   膜層上にゲート電極を形成する工程と、ソース・ドレイ
   ン電極を形成する工程を有することを特徴とする電界効
   果トランジスタの製造方法。
2. （２）ソース・ドレイン電極を形成する工程が、ゲート
   電極をマスクとして少なくとも第１の絶縁膜層をエッチ
   ングしソース・ドレイン電極開孔部を形成する工程と、
   前記ゲート電極上部およびソース・ドレイン開孔部にオ
   ーミック金属を形成する工程を有することを特徴とする
   特許請求の範囲第１項記載の電界効果トランジスタの製
   造方法。