JPH0442940A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置の製造方法に関するものであり、電
子線π光による０、０５から０．２ｇｍのゲート長を有
する微細ゲート電極の形成に効果があり、高性能な半導
体装置を提供するものである。

（ロ）従来の技術 高周波用の半導体装置、とりわ；寸、ＧａＡｓ金嘱・半
導体電界効果トランジスタ（ＭＥＳＦＥＴ）や、高電子
移動度トランジスタ（ＨＥＭＴ）は、低雑音性能に優れ
、衛星放送受信等に用いられている。これらの半導体装
置は低雑音性能の向上のｆこめに、相互コンダクタンス
の向上や、寄生抵抗、寄生容量の低減か必要となる。

寄生容量を低減する手段として、電子線露光を用いて光
によるパターン形成では対応不可能な微細なゲートを形
成する工夫や、ソース抵抗を低減して、相互コンダクタ
ンスを向上さ仕ろｆ二めの手段として、高濃度層をチャ
ネル層の上に設け、ゲート電極形成予定部分（ゲート領
域）の高濃度層を除去するリセスエッチング法の採用や
、ソース電極・ドレイン電極間距離をできるかぎり小さ
くする工夫がなされている。

これらのＭＥＳＦＥＴやＨＥＭＴでリセスエッチング法
による、従来の製造方法として、最初にソース電極・ド
レイン電極を形成し、その後、前記電極間にゲートパタ
ーンを形成する方法が一般的である。

（ハ）発明が解決しようとする課題 しかしながら、従来方法において単に、電極間隔を短く
してしまうと、第２図に示す従来例のように、半導体基
板上に形成されｆニエピタキシ士ルウエバ２０上に、電
極間隔ｄか例えば２μｍと短いソース・ドレイン電極２
１．２２を形成することによって、全面に積層される電
極２１および２２間の電子線レジスト層２３に厚みのむ
らを生じさけ、ゲートパターン形成のための適性露光領
域Ｓよりも、電極２１．２２付近のレジスト層の厚みが
増大し、厚みの変化した電極間部分２４での露光は、電
子線レジストの量が不足している、いわゆるアンダー露
光領域Ｕ等が存在するから、所定の露光量で再現性良く
ゲートパターンが形成されないという問題があった。従
って、再現性良くゲートパターンを形成するためには、
アライメントずれ量Ａの発生を抑え、アライメント精度
を向上させて、ゲート電極とソース電極、ゲート電極と
ドレイン電極の距離の制御性を良くすることが要求され
るため、実際の製造工程においては歩留りの低下を招く
おそれかある。

以上述べたように、従来の、ソース電極およびドレイン
’［極間隔を短くして、ソース抵抗を低減する方法には
、所定の露光量で再現性良くゲートパターンが形成され
ないという問題や、製造工程においては、高精度なアラ
イメントが必要なｆこめ歩留りの低下を招くという問題
があった。

（ニ）課題を解決するための手段および作用本発明の目
的は、上記問題点を解消することにあり、半導体基板上
に化合物半導体活性層を形成した後、５μｍ以上の広い
電極間隔を有する、オーミック性金属よりなる第１のソ
ースＩＩ掻および第１のドレインＩ！＋！７ｉＡを形成
する工程と、前記半導体基板を電子線レジストによって
被覆し一前記電極間に、電子線露光法を用いて０．０５
から０，２μｍの微細なゲート長を有するゲートパター
ンを形成し、化合物半導体活性層表面を露出させる工程
と、前記ゲートパターンによって露出した化合物半導体
活性層表面から半導体基板に向かって前記第１のソース
電極および第１のドレイン電極間に流れる電流が所望の
電流値になるまでエツチングを行い、ゲートａ域を形成
する工程と、前記ゲートパターンの形成された電子線レ
ジストを有する半導体基板上に、ショットキー金属を蒸
着し、リフトオフ法により、不要な部分の前記ショット
キー金属を取り去り前記ゲート領域にゲート電極を形成
する工程と、前記ゲートパターンの形成された電子線レ
ジストを除去した後、前記ゲート電極の形成された半導
体基板上に、第１のソース電極および第１のドレイン電
極を含む化合物半導体活性層を介してｌ〜３ｕｍ程度の
短い電極間隔を有する第２のソース電極および第２のド
レイン電極を形成する工程からなり、電極間隔の異なる
２種類のソース電極およびドレイン電極を形成すること
を特徴とする半導体装置の製造方法が提供される。

すなわち、この発明は、最初に、電極間距離の大きい第
１のソース電極および第１のドレイン電極を形成し、つ
いで、ゲートパターン並びにゲート電極を形成し、そし
て、ソース抵抗低減のために電極間距離の小さい第２の
ソース電極および第２のドレイン電極を形成することを
最大の特徴とするので、本発明を用いることによって、
歩留り良く微細なゲートパターンを形成することができ
るうえに、ソース抵抗の低減が図れるので、半導体装置
の高性能化が達成される。

（ホ）実施例 以下図に示す実施例にもとづいてこの発明を詳述する。

なお、これによってこの発明は限定を受けるものではな
い。

第１図（ｄ）において、ＨＥＭＴ′ＰＭＥＳＦＥＴなど
の素子形成部Ｆは、半絶縁性ＧａＡｓ基板１上に、ノン
ドープＧａＡｓバッファー層２、ｎ″ＡｌＧａＡｓ！　
３およびｎ”ＧａＡｓ層４が順次積層されてなる化合物
半導体活性層（以下化合物半導体層という）５が配設さ
れ、その化合物半導体層のゲート形成領域Ｒにはゲート
長ｇが０．Ｌ５ｕｏ＋のＡｔのゲート電極１６が配設さ
れ、さらに、化合物半導体層５のオーミック領域Ｔには
、電極間隔ｄ、が、例えば２μｍの第２のソース電極６
および第２のドレイン電極７が配設され、しかも電極間
隔ｄ、がｄｌより広い、例えば５μＩの間隔を有して第
１のソース電極８および第１のドレイン電極９がそれぞ
れ第２のソースを極６および第２のトレイン電極７直下
に配設されている。

以下、製造方法について説明する。

（１００）方位の半絶縁性ＧａＡｓ基板ｌ上にＭＢＥ法
によりノンドープＧａＡｓバッファー層（厚ざ４０００
Ａ）２、ｎ’ＡｌＧａＡｓ層（２Ｘ　１０　”ｃｍ−”
、厚さ５００Ａ）３、ｎ″ＧａＡｓ層（１×１ＯＩｌ″
Ｃｌ１１−３、厚さ２０００人）４からなる化合物半導
体層５を成長し乙。

この際、ＭＢＥの成長温度は５８０℃と（７、ｎ型のド
ーパントにはＳｉを用いｆこ。以」−の工程により準備
した基板ｌおよび半導体層５からなるエピタキシャルウ
ェハー（Ｗ）上に、ホトレジストをマスクと１７てメサ
状の素子領域を残すように、塩酸、過酸化水素の混合水
溶液により５０００人の深さでｎ゛ＧａＡｓ＠４、ｎ″
ＡｌＧａＡｓＡｌＧａＡｓ層３ａＡｓ！２の一部をエツ
チングし、５０００人深さの素子分離領域（図示せず）
を形成する。

続いて、この半導体基板ｌにまず、第１図（ａ）に示す
ように、Ａｕ−Ｇｅ／Ｎｉのオーム性金属を第１のトレ
イン電極９、第１のソース電極８としてリフトオフ法に
より影成しｆこ「第１図（ａ）参照］、。

この際、第１のソース電極・ドレイン電極の間隔ｄ２は
、５μｍとし、下層のＡｕ−Ｇｅ膜２８及び上層のＮｉ
膜２９の膜厚；よそれぞれ１０００人及び５００人とし
に。リフトオフ後、水素気流中で４００　’Ｃ１１分間
の鴫処理を施しに。かくして形成されｆ三素子のゲート
幅は２８０μｍであった。

次に、このように形成された半導体基板１の全面に、電
子線１７ンストであるポリメタクリル酸メチル層１０を
スピンコードによって３０００人の厚さで塗布し、１７
０℃、３０分のプリベークを行った。さらに、電子線露
光装置（例えば、日本電子社製ＪＢＸ５ＤｌｌＩ　）ｌ
：ヨッテ、ビームｉｉ流５００ｐＡ。

ビーム径３００人で、１．５〜２．Ｏｎ−ｃｏｕｌｏｍ
ｂ／ａｍの条件で、第１のソース電極８とドレイン電極
９の間に、ゲートパターンを露光し、イソプロピルアル
コールとメチルイソブチルケトンを３：１の体積比にし
た混合溶液を用いて現像、並びに、イソプロピルアルコ
ールを用いてリンスを行い、ゲートパターン１１を形成
（２、ｎ’ＧａＡｓ層４を露出させたし第１図（ｂ）参
照］。

この際、ゲートパターンのソース電極からトレイン電極
方向の開口寸法ｇ（ゲート長）は、００５〜０２μｍに
なるように、ウェハー面内で分布させｆ二か、いずれら
所定の電子線照射量てパターン形成か可能で、設定寸法
に対する実際の開口１寸法の分布は、００１μｍ以下で
あり、第１のソース電極８および第１のトシ・イン電極
９の間隔ｄ、を、５μｍと広げＲｎめに、設定とおりの
パターン寸法か得られるうえに、寸法の分布を非常に小
さいものにすることか可能でめっｆ二。

こうして得られｆコ半導体基板ｌを、塩酸、過酸化水素
の混合水溶液に浸け、露出したｎ″ＧａＡｓＦＪ４並び
に、ｎ＋ＡｌＧａＡｓ１ｉ　３の一部を、ソース電極８
およびトレイン電極９間に流れる電流が所望の値になる
までエツチングを行って取り去り、アルミニウムを２０
００人の厚みになるように蒸着し、リフトオフ法を用い
てゲート１［極１６を形成した［第１図（Ｃ）参照コ。

次に、ホトレジストを用いて、電極間隔ｄ、が２μ■の
第２のソース電極６および第２のドレイン電極７の各パ
ターンを形成し、Ａｕ−Ｇｅ／Ｎｉのオーム性金属を第
２のドレイン電極７、第２のソース電極６としてリフト
オフ法により形成し、水素気流中で４００℃で、１分間
の熱処理を行い、オーム性接触を形成した［第１図（ｄ
）参照］。この際、第２のソース電極６および第２のド
レイン電極７の下層のＡｕ−Ｇｅ膜３０は１０００人で
あり、上層分布を小さくするこが可能となった。

（へ）発明の効果 以上のように本発明によれば、０．０５〜０．２μｍの
ゲート長を有する微細なゲート電極を、歩留り良く提供
でき、半導体装置の高性能化に効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を説明するための製造工程
説明図、第２図は従来例を示す構成説明図である。 ６０００人蒸看し蒸着ッド電極を形成し、１ＧＨｚから
２６ＧＨｚのＳパラメータから、等価回路におけるソー
ス抵抗を算出したところ、第２のソース電極６および第
２のドレイン電極７間の間隔ｄ、が２μ−であると２μ
重に対応するソース抵抗として０．６Ωが得られたこと
から、本実施例においては、本発明の適用によって、設
定どおりのゲート長、例えば０．１５μ−のゲート長ｇ
が得られ、かつ、従来法に劣らないソース抵抗値を維持
しながらゲート長の１・・・・・・半絶縁性ＧλＡｓ基
板、２・・・・・・ノンドープＧａＡｓバッファー層、
３・・・・・・ｎ”ＡｌＧａＡｓ層、 ４・・・・・・ｎ″ＧλＡｓ層、５・・・・・・化合物
半導体層、６・・・・・・第２のソース電極、 ７・・・・・・第２のドレイン電極、 ８・・・・・・第１のソース電極、 ９・・・・・・第１のドレイン電極、 １６・・・・・・ゲート電極、 ｄ、・・・・・・第２のソース電極と第２のドレイン電
極間の間隔、 ｄ、・・・・・第１のソース電極と第１のドレイン電極
間の間隔、 ｇ・・・−・ゲート長、Ｒ・・・・・ゲート領域。 １１図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に化合物半導体活性層を形成した後、
   ５μｍ以上の広い電極間隔を有する、オーミック性金属
   よりなる第１のソース電極および第１のドレイン電極を
   形成する工程と、 前記半導体基板を電子線レジストによって被覆し、前記
   電極間に、電子線露光法を用いて０．０５から０．２μ
   ｍの微細なゲート長を有するゲートパターンを形成し、
   化合物半導体活性層表面を露出させる工程と、 前記ゲートパターンによって露出した化合物半導体活性
   層表面から半導体基板に向かって前記第１のソース電極
   および第１のドレイン電極間に流れる電流が所望の電流
   値になるまでエッチングを行い、ゲート領域を形成する
   工程と、 前記ゲートパターンの形成された電子線レジストを有す
   る半導体基板上に、ショットキー金属を蒸着し、リフト
   オフ法により、不要な部分の前記ショットキー金属を取
   り去り前記ゲート領域にゲート電極を形成する工程と、 前記ゲートパターンの形成された電子線レジストを除去
   した後、前記ゲート電極の形成された半導体基板上に、
   第１のソース電極および第１のドレイン電極を含む化合
   物半導体活性層を介して１〜３μｍ程度の短い電極間隔
   を有する第２のソース電極および第２のドレイン電極を
   形成する工程からなり、 電極間隔の異なる２種類のソース電極およびドレイン電
   極を形成することを特徴とする半導体装置の製造方法。