JPS63192276A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63192276A JPS63192276A JP2394187A JP2394187A JPS63192276A JP S63192276 A JPS63192276 A JP S63192276A JP 2394187 A JP2394187 A JP 2394187A JP 2394187 A JP2394187 A JP 2394187A JP S63192276 A JPS63192276 A JP S63192276A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- implanted
- ion
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010884 ion-beam technique Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101100021265 Caenorhabditis elegans lin-5 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
乙の発明は、半導体装置、特にンヨッ１〜キ障壁ゲート
構造電界効果トランジスタ（以下、ＭＥＳＦＥＴという
）の製造方法に関するものである。
構造電界効果トランジスタ（以下、ＭＥＳＦＥＴという
）の製造方法に関するものである。
半絶縁性基板、２は動作層、３は絶縁膜、４はホ１、レ
ジストにパターニングされたレジスＩ・パターン、５は
イオン注入層、６はゲート電極、７はソース・ドレイン
電極である。
ジストにパターニングされたレジスＩ・パターン、５は
イオン注入層、６はゲート電極、７はソース・ドレイン
電極である。
次に、従来の製造方法についてその工程を説明する。
まず、第２図（ａ）に示すように、動作＠２が形成され
た半絶縁性基板１上に絶縁膜３を形成する。
た半絶縁性基板１上に絶縁膜３を形成する。
次に、第２図（ｂ）に示すように、ホトレジスト塗布し
、露光，現像を行ってレジストパターン４を形成する。
、露光，現像を行ってレジストパターン４を形成する。
次に、第２図（ｅ）に示すように、レジストパターン４
をマスクとしてイオン注入層５を形成し、第２図（ｄ）
のように絶縁膜３をエツチングする。次に、第２図（ｅ
）に示すように、ホトレジストを除去し、第２図（ｆ）
のように、ゲート電極６を形成し、次いで、第２図（ｇ
）に示すように、絶縁膜３を除去した後に、ソース・ド
レイン電極７を形成する。
をマスクとしてイオン注入層５を形成し、第２図（ｄ）
のように絶縁膜３をエツチングする。次に、第２図（ｅ
）に示すように、ホトレジストを除去し、第２図（ｆ）
のように、ゲート電極６を形成し、次いで、第２図（ｇ
）に示すように、絶縁膜３を除去した後に、ソース・ド
レイン電極７を形成する。
従来の製造方法は以上のように行われているので、レジ
ストパターン４を形成する工程とイオン注入層５を形成
する工程を別々に行っていたので、工程数が多かった。
ストパターン４を形成する工程とイオン注入層５を形成
する工程を別々に行っていたので、工程数が多かった。
また、レジストパターン４に関しては、従来は光学露光
により形成するため、ｌＩｎ５以下程度の微細なパター
ンを形成することが困難であるので、高性能のＭＥＳＦ
ＥＴを形成することができなかった。
により形成するため、ｌＩｎ５以下程度の微細なパター
ンを形成することが困難であるので、高性能のＭＥＳＦ
ＥＴを形成することができなかった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、工程数を著しく減少させること
ができ、歩留りを向上し、また、微細なゲートを形成す
ることで高性能のＭＥＳＦＥＴを＃辱ることを目的とす
る。
ためになされたもので、工程数を著しく減少させること
ができ、歩留りを向上し、また、微細なゲートを形成す
ることで高性能のＭＥＳＦＥＴを＃辱ることを目的とす
る。
この発明に係る半導体装置の製造方法は、絶縁膜を通し
て直接動作層に集束イオンビームによってイオン注入を
行い、その後、イオン注入が行われた絶縁膜のイオン注
入層を除去した後、アニールを行い、次に動作層のイオ
ン注入層の上にこのイオン注入層とシヲットキ接触する
ゲート電極を形成しｔコ後、絶縁膜を除去し動作層とオ
ーミック接触するソース・ドレイン電極を形成する工程
を含むものである。
て直接動作層に集束イオンビームによってイオン注入を
行い、その後、イオン注入が行われた絶縁膜のイオン注
入層を除去した後、アニールを行い、次に動作層のイオ
ン注入層の上にこのイオン注入層とシヲットキ接触する
ゲート電極を形成しｔコ後、絶縁膜を除去し動作層とオ
ーミック接触するソース・ドレイン電極を形成する工程
を含むものである。
この発明においては、ホトレジスト
絶縁膜を通して直接動作層にイオン注入するので、工程
数を著しく減少させる乙とができ、歩留りを向上し、ま
た、集束イオンビームで直接イオン注入する乙とで非常
に微細な領域への注入を行う乙とから、微細なゲートの
形成が可能となる。
数を著しく減少させる乙とができ、歩留りを向上し、ま
た、集束イオンビームで直接イオン注入する乙とで非常
に微細な領域への注入を行う乙とから、微細なゲートの
形成が可能となる。
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の一実施例を示す半導体装置の製造方
法の工程断面図で、１は半絶縁性基板、２は動作層、３
は絶縁膜、３１は前記絶縁膜３のイオン注入層、５１は
前記動作層２のイオン注入層、６はゲー）・電極、７は
ソース・ドレイン電極、８は集束イオンビームである。
法の工程断面図で、１は半絶縁性基板、２は動作層、３
は絶縁膜、３１は前記絶縁膜３のイオン注入層、５１は
前記動作層２のイオン注入層、６はゲー）・電極、７は
ソース・ドレイン電極、８は集束イオンビームである。
まず、第１図（ａ）に示すように、Ｇ＆ＡＳなどの半絶
縁性基板１の上に、Ｓｉを選択イオン注入によりＮ＋型
の動作層２を形成し、その上にシリコン窒化膜などの絶
縁膜３を１０００λ程度にプラズマＣＶＤ法により形成
する。次に、第１図（ｂ）に示すように、ゲートを形成
する領域に、ＢｅなどのＰ型の導電型を有するイオンを
集束イオンビーム８を用いて幅０．１１で注入する。こ
のとき、所要の注入量を選べばＮ＋型の動作層２におい
てＰ型イオンは電子を補償するので、動作層２のイオン
注入Ｎ！５１はＮ型の動作Ｍ２を形成する。次に、第１
図（ｂ）の絶縁膜３のイオン注入層３１をＨＦ： ＮＨ
４Ｆ （＝１： ６）でエツチングにより第１図（Ｃ
）に示すように除去する。このとき、絶縁膜３のイオン
注入層３１はイオンを注入されていない領域よりも速く
エツチングされ、絶縁ｙＡ３のイオン注入層３１を選択
的に除去できるため、動作層２のイオン注入層５１を形
成する工程と同時にゲー）・電極６を形成するための絶
縁膜３のパターンが形成される。また、集束イオンビー
ム８で幅０．１μｍで注入するので、幅０．１μｓの微
細な絶縁膜３のパターンが形成される。次に、第１図（
ｄ）に示すように、アニールを行った後、Ａ １１−Ｇ
ｅなとのゲート電極６をり７トオフ法により形成すれば
、有効なゲート長０．１μｍの微細なゲート電極６を形
成することができる。次に、第１図（ｅ）に示すように
、絶縁膜３を除去し、Ａｕ−Ｇｅ等のオーミック接触を
有するソース・ドレイン電極７を形成する。
縁性基板１の上に、Ｓｉを選択イオン注入によりＮ＋型
の動作層２を形成し、その上にシリコン窒化膜などの絶
縁膜３を１０００λ程度にプラズマＣＶＤ法により形成
する。次に、第１図（ｂ）に示すように、ゲートを形成
する領域に、ＢｅなどのＰ型の導電型を有するイオンを
集束イオンビーム８を用いて幅０．１１で注入する。こ
のとき、所要の注入量を選べばＮ＋型の動作層２におい
てＰ型イオンは電子を補償するので、動作層２のイオン
注入Ｎ！５１はＮ型の動作Ｍ２を形成する。次に、第１
図（ｂ）の絶縁膜３のイオン注入層３１をＨＦ： ＮＨ
４Ｆ （＝１： ６）でエツチングにより第１図（Ｃ
）に示すように除去する。このとき、絶縁膜３のイオン
注入層３１はイオンを注入されていない領域よりも速く
エツチングされ、絶縁ｙＡ３のイオン注入層３１を選択
的に除去できるため、動作層２のイオン注入層５１を形
成する工程と同時にゲー）・電極６を形成するための絶
縁膜３のパターンが形成される。また、集束イオンビー
ム８で幅０．１μｍで注入するので、幅０．１μｓの微
細な絶縁膜３のパターンが形成される。次に、第１図（
ｄ）に示すように、アニールを行った後、Ａ １１−Ｇ
ｅなとのゲート電極６をり７トオフ法により形成すれば
、有効なゲート長０．１μｍの微細なゲート電極６を形
成することができる。次に、第１図（ｅ）に示すように
、絶縁膜３を除去し、Ａｕ−Ｇｅ等のオーミック接触を
有するソース・ドレイン電極７を形成する。
なお、上記実施例では絶縁膜３としてシリコン窒化膜を
用いたものについて説明したが、シリコン酸化膜などの
その他の絶縁膜でもよい。また、Ｂｅの集束イオンビー
ム８を用いたが、その他のＰ型の導電型を示すイオンの
集束イオンビームでもよい、さらに、ＧａＡｓを基板と
したが、Ｓｉあるいは他の■ー■族，ｍ−ｖ族半導体で
もよい。
用いたものについて説明したが、シリコン酸化膜などの
その他の絶縁膜でもよい。また、Ｂｅの集束イオンビー
ム８を用いたが、その他のＰ型の導電型を示すイオンの
集束イオンビームでもよい、さらに、ＧａＡｓを基板と
したが、Ｓｉあるいは他の■ー■族，ｍ−ｖ族半導体で
もよい。
以上説明したように、この発明は、上回にＮ＋型の動作
層を有する半絶縁性基板の表面上に絶縁膜を形成する工
程と、ゲート電極を形成すべき領域の動作層にＰ型のイ
オンを絶縁膜を通して集束イオンビームによって注入し
てイオン注入層を形成する工程と、絶縁膜のイオンが注
入されたイオン注入層を除去する工程と、アニールをす
る工程と、動作層のイオン注入層の上にこのイオン注入
層とショットキー接触するゲート電極を形成する工程と
、絶縁膜を形成する工程と、ゲート電極をはさんだ両側
の各動作層上にこれにオーミック接触するソース電極お
よびドレイン電極を形成する工程とからなるので、工程
を短縮することができ、また、より微細な構造のゲート
を形成することが可能であり高性能の半導体装置が得ら
れる利点がある。
層を有する半絶縁性基板の表面上に絶縁膜を形成する工
程と、ゲート電極を形成すべき領域の動作層にＰ型のイ
オンを絶縁膜を通して集束イオンビームによって注入し
てイオン注入層を形成する工程と、絶縁膜のイオンが注
入されたイオン注入層を除去する工程と、アニールをす
る工程と、動作層のイオン注入層の上にこのイオン注入
層とショットキー接触するゲート電極を形成する工程と
、絶縁膜を形成する工程と、ゲート電極をはさんだ両側
の各動作層上にこれにオーミック接触するソース電極お
よびドレイン電極を形成する工程とからなるので、工程
を短縮することができ、また、より微細な構造のゲート
を形成することが可能であり高性能の半導体装置が得ら
れる利点がある。
を示ず工程断面図である。
図において、１は半絶縁性基板、２は動作層、３は絶縁
膜、６はゲート電極、７はソース・ドレインＴｉ極、８
は集束イオンビーム、３１，５１はイオン注入層である
。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第１図 第２図 第２図
膜、６はゲート電極、７はソース・ドレインＴｉ極、８
は集束イオンビーム、３１，５１はイオン注入層である
。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第１図 第２図 第２図
Claims (1)
- 上面にＮ＾＋型の動作層を有する半絶縁性基板の表面上
に絶縁膜を形成する工程と、ゲート電極を形成すべき領
域の前記動作層にＰ型のイオンを前記絶縁膜を通して集
束イオンビームによって注入してイオン注入層を形成す
る工程と、前記絶縁膜のイオンが注入されたイオン注入
層を除去する工程と、アニールする工程と、前記動作層
のイオン注入層の上にこのイオン注入層とショットキー
接触するゲート電極を形成する工程と、前記絶縁膜を除
去する工程と、前記ゲート電極をはさんだ両側の各動作
層上にこれにオーミック接触するソース電極およびドレ
イン電極を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2394187A JPS63192276A (ja) | 1987-02-04 | 1987-02-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2394187A JPS63192276A (ja) | 1987-02-04 | 1987-02-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63192276A true JPS63192276A (ja) | 1988-08-09 |
Family
ID=12124556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2394187A Pending JPS63192276A (ja) | 1987-02-04 | 1987-02-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63192276A (ja) |
-
1987
- 1987-02-04 JP JP2394187A patent/JPS63192276A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63192276A (ja) | 半導体装置の製造方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPS6160591B2 (ja) | ||
| JPS6112079A (ja) | 半導体素子の製造方法 | |
| JPH0434822B2 (ja) | ||
| JP2735216B2 (ja) | 半導体装置の製造方法 | |
| JP3042004B2 (ja) | 半導体装置の製造方法 | |
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| JPS5852351B2 (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
| JPS62291066A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP3139208B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04162635A (ja) | 半導体装置の製造方法 | |
| JPH0358176B2 (ja) | ||
| JPH0571176B2 (ja) | ||
| JPS6347982A (ja) | 半導体装置 | |
| JPS60145612A (ja) | 半導体装置の製造方法 | |
| JPH01119071A (ja) | 化合物半導体電界効果トランジスタ | |
| JPS6381866A (ja) | 半導体装置の製造方法 | |
| JPS6037176A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03181136A (ja) | 半導体装置の製造方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPS6360566A (ja) | 半導体装置 |