JPH0434822B2 - - Google Patents
Info
- Publication number
- JPH0434822B2 JPH0434822B2 JP10007783A JP10007783A JPH0434822B2 JP H0434822 B2 JPH0434822 B2 JP H0434822B2 JP 10007783 A JP10007783 A JP 10007783A JP 10007783 A JP10007783 A JP 10007783A JP H0434822 B2 JPH0434822 B2 JP H0434822B2
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- field effect
- effect transistor
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Description
【発明の詳細な説明】
〔技術分野〕
本発明は電界効果トランジスタのマイクロ波特
性、スイツチング速度特性の改良に関するもので
ある。
性、スイツチング速度特性の改良に関するもので
ある。
GaAs電界効果トランジスタは高速のスイツチ
ング動作をするデバイスとして広く使われてい
る。
ング動作をするデバイスとして広く使われてい
る。
GaAs電界効果トランジスタの構造は図−１に
示すように半絶縁性GaAs結晶の表面にｎ型の動
作層２が形成され、動作層上にゲート電極３、ソ
ース電極４、ドレイン電極５を形成したものであ
る。高周波特性を良好とするにはゲート電極長を
小さくする必要があるが、従来のリソグラフイ技
術では1μｍ程度のゲート長を作成するのが限界
であり、これによつて高周波特性が制約されてい
た。
示すように半絶縁性GaAs結晶の表面にｎ型の動
作層２が形成され、動作層上にゲート電極３、ソ
ース電極４、ドレイン電極５を形成したものであ
る。高周波特性を良好とするにはゲート電極長を
小さくする必要があるが、従来のリソグラフイ技
術では1μｍ程度のゲート長を作成するのが限界
であり、これによつて高周波特性が制約されてい
た。
本発明は、従来のリソグラフイ技術を用いてゲ
ート長を実効的に短縮し、高周波特性を改良する
ものである。
ート長を実効的に短縮し、高周波特性を改良する
ものである。
以下図面にそつて本発明を説明する。
図−２に本発明による電界効果トランジスタの
一実施例を示す。図−２において、ゲート電極３
は薄い動作層７と厚い動作層６の両方にまたがつ
て形成せられ実効的なゲート長は薄い動作層７と
ゲート電極３との重なり長Lgによつて定まる。
現在のリソグラフイ技術、例えば10対１の縮小投
影露光装置を用いた技術では1μｍ程度のパター
ン幅を有する電極を±0.1μｍ程度の位置合わせ精
度で作成できる。従つて図−２において実効ゲー
ト長Lgが0.2〜0.5μｍのものを今日のリソグラフ
イ技術を用いて作成可能である。本発明によれ
ば、容易に短いゲート長を有する電界効果トラン
ジスタを製造でき、その工業的価値は大きい。
一実施例を示す。図−２において、ゲート電極３
は薄い動作層７と厚い動作層６の両方にまたがつ
て形成せられ実効的なゲート長は薄い動作層７と
ゲート電極３との重なり長Lgによつて定まる。
現在のリソグラフイ技術、例えば10対１の縮小投
影露光装置を用いた技術では1μｍ程度のパター
ン幅を有する電極を±0.1μｍ程度の位置合わせ精
度で作成できる。従つて図−２において実効ゲー
ト長Lgが0.2〜0.5μｍのものを今日のリソグラフ
イ技術を用いて作成可能である。本発明によれ
ば、容易に短いゲート長を有する電界効果トラン
ジスタを製造でき、その工業的価値は大きい。
次にこのような電界効果トランジスタの製造法
につき説明する。
につき説明する。
図−３〜図−５は、図−２の実施例の電界効果
トランジスタの製造工程を説明するための図であ
る。
トランジスタの製造工程を説明するための図であ
る。
まず図−３に示すように半絶縁性GaAs結晶基
板の表面にｎ型の動作層７を形成する。このとき
エピタキシヤル技術、イオン注入のいずれでも可
能であるが、イオン注入による方がより再現性が
良好な動作層を容易に作成できる。このとき動作
層の厚さとキヤリヤ濃度は電界効果トランジスタ
のピンチオフ電圧が所望の値となるように定め
る。
板の表面にｎ型の動作層７を形成する。このとき
エピタキシヤル技術、イオン注入のいずれでも可
能であるが、イオン注入による方がより再現性が
良好な動作層を容易に作成できる。このとき動作
層の厚さとキヤリヤ濃度は電界効果トランジスタ
のピンチオフ電圧が所望の値となるように定め
る。
次に図−４に示すようにフオトレジスト８をマ
スクとしてｎ型不純物例えばSiをGaAs結晶中に
イオン注入し、しかる後にフオトレジスト８を除
去して、適当な方法、例えばSiO2膜を保護膜と
して用いてアニールを行い注入イオンの活性化を
行い、厚い動作層６を形成する。ここで動作層６
は動作層７と比較してシートキヤリア濃度が大き
いか、または／そして厚さが厚い。
スクとしてｎ型不純物例えばSiをGaAs結晶中に
イオン注入し、しかる後にフオトレジスト８を除
去して、適当な方法、例えばSiO2膜を保護膜と
して用いてアニールを行い注入イオンの活性化を
行い、厚い動作層６を形成する。ここで動作層６
は動作層７と比較してシートキヤリア濃度が大き
いか、または／そして厚さが厚い。
次に図−５に示すようにゲート電極３を通常の
リソグラフイ技術を用いて動作層６と７の両方に
またがつて形成する。このとき電極３と薄い動作
層７との重なり部分の長さLgは0.2〜0.5μｍとす
る。しかる後に図−２に示すようにソース電極４
とドレイン電極５とを通常用いられている方法に
よつて形成することにより、本発明によるトラン
ジスタが完成する。
リソグラフイ技術を用いて動作層６と７の両方に
またがつて形成する。このとき電極３と薄い動作
層７との重なり部分の長さLgは0.2〜0.5μｍとす
る。しかる後に図−２に示すようにソース電極４
とドレイン電極５とを通常用いられている方法に
よつて形成することにより、本発明によるトラン
ジスタが完成する。
図−６には、他の一実施例を示す。
この実施例では、まず一様に厚い動作層を結晶
表面に形成した後に選択エツチングによつて部分
的に動作層を薄くし、動作層６，７を得、その後
ゲート電極３、ソース電極４、ドレイン電極５を
形成するものである。
表面に形成した後に選択エツチングによつて部分
的に動作層を薄くし、動作層６，７を得、その後
ゲート電極３、ソース電極４、ドレイン電極５を
形成するものである。
本発明によれば、ゲート長が短く、高周波特性
が良好な電界効果トランジスタを容易に作成で
き、その工業的価値は大きい。
が良好な電界効果トランジスタを容易に作成で
き、その工業的価値は大きい。
図−１はGaAs電界効果トランジスタの基本構
造を示すための図、図−２は本発明の電界効果ト
ランジスタの一実施例としての構造を示すための
図、図３，４，５は本発明−電界効果トランジス
タの製造方法を示すための図、図−６は本発明の
他の一実施例の製造方法を示すための図である。 １……半絶縁性GaAs基板、２……ｎ型動作
層、３……ゲート電極、４……ソース電極、５…
…ドレイン電極、６……薄動作層、７……厚動作
層、８……フオトレジスト膜。
造を示すための図、図−２は本発明の電界効果ト
ランジスタの一実施例としての構造を示すための
図、図３，４，５は本発明−電界効果トランジス
タの製造方法を示すための図、図−６は本発明の
他の一実施例の製造方法を示すための図である。 １……半絶縁性GaAs基板、２……ｎ型動作
層、３……ゲート電極、４……ソース電極、５…
…ドレイン電極、６……薄動作層、７……厚動作
層、８……フオトレジスト膜。
Claims (1)
- １ 半絶縁性半導体結晶基板の表面に電気伝導性
を有する動作層を、その厚さが薄い部分と厚い部
分とを有するように作成し、この薄い部分と厚い
部分とにまたがつてシヨツトキゲート電極が形成
され、シヨツトキゲート電極を中央として、両側
に厚い動作層の部分にソース電極が薄い部分にド
レイン電極が設けられたことを特徴とする電界効
果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007783A JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007783A JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59225571A JPS59225571A (ja) | 1984-12-18 |
| JPH0434822B2 true JPH0434822B2 (ja) | 1992-06-09 |
Family
ID=14264381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10007783A Granted JPS59225571A (ja) | 1983-06-03 | 1983-06-03 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225571A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267754A (ja) * | 1986-05-16 | 1987-11-20 | Fuji Xerox Co Ltd | 電子写真用感光材料の製造方法 |
| JPH01127262U (ja) * | 1988-02-23 | 1989-08-31 | ||
| KR100242477B1 (ko) * | 1991-07-15 | 2000-02-01 | 비센트 비.인그라시아 | 반도체 장치 |
| US5384273A (en) * | 1994-04-26 | 1995-01-24 | Motorola Inc. | Method of making a semiconductor device having a short gate length |
-
1983
- 1983-06-03 JP JP10007783A patent/JPS59225571A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59225571A (ja) | 1984-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2707433B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59229876A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| EP0085916A3 (en) | Method of fabricating field effect transistors | |
| JPH0434822B2 (ja) | ||
| JP2935083B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JPS637033B2 (ja) | ||
| JPH04290473A (ja) | 半導体装置の製造方法 | |
| KR0141780B1 (ko) | 반도체소자 제조방법 | |
| JPS6286869A (ja) | 半導体装置の製造方法 | |
| JPS588590B2 (ja) | ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JP3298066B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH04146627A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH03147338A (ja) | 半導体装置の製造方法 | |
| KR0161924B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3139208B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0245937A (ja) | 半導体装置の製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59197174A (ja) | Ｍｉｓ型半導体装置 | |
| JPH04287932A (ja) | 半導体装置の製造方法 | |
| JPH0298945A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62286286A (ja) | ＧａＡｓ ＭＥＳＦＥＴとその製造方法 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03293732A (ja) | 半導体装置の製造方法 |