JPS637033B2 - - Google Patents
Info
- Publication number
- JPS637033B2 JPS637033B2 JP57232516A JP23251682A JPS637033B2 JP S637033 B2 JPS637033 B2 JP S637033B2 JP 57232516 A JP57232516 A JP 57232516A JP 23251682 A JP23251682 A JP 23251682A JP S637033 B2 JPS637033 B2 JP S637033B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- voltage
- ions
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 150000002500 ions Chemical class 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 230000001133 acceleration Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- -1 Silicon ions Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はVTR等のモータの回転制御に用い
られるホール素子の製造方法に係り、特にイオン
注入法による動作層の形成方法に関する。
られるホール素子の製造方法に係り、特にイオン
注入法による動作層の形成方法に関する。
従来、GaAs（ガリウムヒ素）ホール素子は例
えば第１図に示すように構成されていた。同図に
おいて、１はCr（クロム）がドープされたGaAs
基板であり、このGaAs基板１の表面に動作層が
形成されている。この動作層は、高濃度、高加速
度のイオン（Si+）打ち込みにより形成されたN+
層２，３及びこれらN+層２，３の表面に形成さ
れたＮ層４により構成されている。GaAs基板１
上にはSiO2膜５が形成され、このSiO2膜５に設
けられた開口部５ａを通して上記動作層に電極金
属層６が接続されている。
えば第１図に示すように構成されていた。同図に
おいて、１はCr（クロム）がドープされたGaAs
基板であり、このGaAs基板１の表面に動作層が
形成されている。この動作層は、高濃度、高加速
度のイオン（Si+）打ち込みにより形成されたN+
層２，３及びこれらN+層２，３の表面に形成さ
れたＮ層４により構成されている。GaAs基板１
上にはSiO2膜５が形成され、このSiO2膜５に設
けられた開口部５ａを通して上記動作層に電極金
属層６が接続されている。
従来の動作層の形成方法では、次のような欠点
があつた。すなわち、N+層２，３とＮ層４との
形成には別々のマスクが必要であるため、製造工
程が長くなる。また、特性的にもマスク合せ（パ
ターン形成）の回数が多いため、不平衡電圧のば
らつきが大きい。さらに、１価のイオン注入によ
り動作層を形成しているため、深い動作層の形成
が困難である。加速電圧を大きくすれば、深い動
作層を得ることは可能であるが、装置の性能によ
り加速電圧を大きくするには制限がある。このよ
うに動作層が浅い場合には、静電耐量が小さくな
り、不平衡電圧に変動を生じやすい。
があつた。すなわち、N+層２，３とＮ層４との
形成には別々のマスクが必要であるため、製造工
程が長くなる。また、特性的にもマスク合せ（パ
ターン形成）の回数が多いため、不平衡電圧のば
らつきが大きい。さらに、１価のイオン注入によ
り動作層を形成しているため、深い動作層の形成
が困難である。加速電圧を大きくすれば、深い動
作層を得ることは可能であるが、装置の性能によ
り加速電圧を大きくするには制限がある。このよ
うに動作層が浅い場合には、静電耐量が小さくな
り、不平衡電圧に変動を生じやすい。
この発明は上記実情に鑑みてなされたもので、
その目的は、製造工程を短縮し、特性の向上を図
ることのできるホール素子の製造方法を提供する
ことにある。
その目的は、製造工程を短縮し、特性の向上を図
ることのできるホール素子の製造方法を提供する
ことにある。
すなわち、この発明は、ホール素子の製造工程
において、動作層形成予定領域に対し、最初、深
さ方向の均一な濃度分布を得るために高加速度電
圧で２価の不純物イオンを深く打ち込み、さらに
表面付近の濃度の均一化を図るために低加速電圧
で１価の不純物イオンを浅く打ち込むものであ
る。
において、動作層形成予定領域に対し、最初、深
さ方向の均一な濃度分布を得るために高加速度電
圧で２価の不純物イオンを深く打ち込み、さらに
表面付近の濃度の均一化を図るために低加速電圧
で１価の不純物イオンを浅く打ち込むものであ
る。
以下、図面を参照してこの発明の一実施例を
GaAsホールセンサの動作層形成工程について説
明する。第２図において、１１，１２は入力側電
極、１３，１４は出力側電極、１５はSiO2膜、
１６は動作層を示す。このGaAsホールセンサに
おいては、例えば磁界が1KG（キロガウス）のと
き入力側電極１１，１２に５ｍＡの直流電圧を流
すと、出力側電極１３，１４に100ｍＶのホール
電圧VHが発生する。
GaAsホールセンサの動作層形成工程について説
明する。第２図において、１１，１２は入力側電
極、１３，１４は出力側電極、１５はSiO2膜、
１６は動作層を示す。このGaAsホールセンサに
おいては、例えば磁界が1KG（キロガウス）のと
き入力側電極１１，１２に５ｍＡの直流電圧を流
すと、出力側電極１３，１４に100ｍＶのホール
電圧VHが発生する。
上記動作層１６の形成は第３図に示すように行
われる。同図において、１７は低濃度のCr（クロ
ム）をドープしたGaAs基板であり、このGaAs
基板１７に対し、先ず２価の不純物イオン例えば
Si++（シリコン）を打ち込み深いＮ層１８を形成
する。打ち込みの条件は、加速エネルギ360keV、
ドーズ量２×1012cm-2とする。なお、この加速エ
ネルギ360keVはみかけ上の電圧であり実際は
Si++で２価であるため100kVの加速電圧であれば
よい。このようにイオンを深く打ち込むと、
GaAs基板１７の表面付近の濃度が低下する。そ
こで、さらに１価の不純物イオンSi+を打ち込む
ことにより浅いＮ層１９を形成し、濃度分布の均
一化を図る。打ち込みの条件は、加速エネルギ
150keV、ドーズ量1.8×1012cm-2とする。その後、
780℃、N2（窒素）雰囲気中でシリコンイオンを
活性化し、動作層１６を形成する。
われる。同図において、１７は低濃度のCr（クロ
ム）をドープしたGaAs基板であり、このGaAs
基板１７に対し、先ず２価の不純物イオン例えば
Si++（シリコン）を打ち込み深いＮ層１８を形成
する。打ち込みの条件は、加速エネルギ360keV、
ドーズ量２×1012cm-2とする。なお、この加速エ
ネルギ360keVはみかけ上の電圧であり実際は
Si++で２価であるため100kVの加速電圧であれば
よい。このようにイオンを深く打ち込むと、
GaAs基板１７の表面付近の濃度が低下する。そ
こで、さらに１価の不純物イオンSi+を打ち込む
ことにより浅いＮ層１９を形成し、濃度分布の均
一化を図る。打ち込みの条件は、加速エネルギ
150keV、ドーズ量1.8×1012cm-2とする。その後、
780℃、N2（窒素）雰囲気中でシリコンイオンを
活性化し、動作層１６を形成する。
電極コンタクトの特性（オーミツク特性）は、
濃度よりも深さに依存しておりN+層を形成しな
くても、均一な濃度で深さの深いＮ層のみで良好
な特性を得ることができる。この発明において
は、このことを考慮してＮ層１８，１９のみで動
作層１６を形成するものである。
濃度よりも深さに依存しておりN+層を形成しな
くても、均一な濃度で深さの深いＮ層のみで良好
な特性を得ることができる。この発明において
は、このことを考慮してＮ層１８，１９のみで動
作層１６を形成するものである。
従つて、従来N+層２，３及びＮ層４形成用に
別々のマスクが必要であつたものが、この発明に
おいては１枚のマスクで連続してＮ層１８，１９
を形成することができる。
別々のマスクが必要であつたものが、この発明に
おいては１枚のマスクで連続してＮ層１８，１９
を形成することができる。
このためSiO2膜形成のためのCVD（Ｃhemical
Ｖapour Ｄeposition）工程、レジストマスク
形成のためのPEP（Ｐhoto Ｅngraving Ｐ
rocess）工程等一連の工程を低減することができ
る。また、マスク合せの回数が１度でよいので、
不平衡電圧VHOのばらつきを小さくすることが
できる。すなわち従来、不平衡電圧の不良率が30
〜40％であつたものが、この発明においては15〜
25％と小さくなる。さらに、深いＮ層１８を形成
する際には、２価のシリコンイオンSi++を用いる
ため、加速電圧が低くても容易に打ち込むことが
できる。
Ｖapour Ｄeposition）工程、レジストマスク
形成のためのPEP（Ｐhoto Ｅngraving Ｐ
rocess）工程等一連の工程を低減することができ
る。また、マスク合せの回数が１度でよいので、
不平衡電圧VHOのばらつきを小さくすることが
できる。すなわち従来、不平衡電圧の不良率が30
〜40％であつたものが、この発明においては15〜
25％と小さくなる。さらに、深いＮ層１８を形成
する際には、２価のシリコンイオンSi++を用いる
ため、加速電圧が低くても容易に打ち込むことが
できる。
尚、上記実施例においては、２価のシリコンイ
オンSi++の打ち込みを、深いＮ層１８を形成する
際にのみ用いるようにしたが、これに限定するも
のではなく、浅いＮ層１９を形成する際にも用い
るようにしてもよい。また、打ち込みイオンはシ
リコンSiに限らず、その他イオウＳ等であつても
よい。
オンSi++の打ち込みを、深いＮ層１８を形成する
際にのみ用いるようにしたが、これに限定するも
のではなく、浅いＮ層１９を形成する際にも用い
るようにしてもよい。また、打ち込みイオンはシ
リコンSiに限らず、その他イオウＳ等であつても
よい。
以上のようにこの発明によれば、製造工程を短
縮し特性の向上を図ることの可能なホール素子の
製造方法を提供できる。
縮し特性の向上を図ることの可能なホール素子の
製造方法を提供できる。
第１図は、従来のホール素子の構造を示す断面
図、第２図はこの発明の一実施例に係るホール素
子の構造を示す平面図、第３図は第２図のＸ−
X′矢視断面図である。 １１，１２……入力側電極、１３，１４……出
力側電極、１６……動作層、１７……GaAs基
板、１８，１９……Ｎ層。
図、第２図はこの発明の一実施例に係るホール素
子の構造を示す平面図、第３図は第２図のＸ−
X′矢視断面図である。 １１，１２……入力側電極、１３，１４……出
力側電極、１６……動作層、１７……GaAs基
板、１８，１９……Ｎ層。
Claims (1)
- １ 半導体基板の動作層形成予定領域に対し、第
１の不純物イオンを打ち込む工程と、前記動作層
形成予定領域に対し第２の不純物イオンを打ち込
む工程と、熱処理を施し前記第１及び第２の不純
物イオンを活性化することにより動作層を形成す
る工程とを具備し、少くとも前記第１の不純物イ
オンを２価以上のイオンとしたことを特徴とする
ホール素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232516A JPS59117182A (ja) | 1982-12-23 | 1982-12-23 | ホ−ル素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57232516A JPS59117182A (ja) | 1982-12-23 | 1982-12-23 | ホ−ル素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117182A JPS59117182A (ja) | 1984-07-06 |
| JPS637033B2 true JPS637033B2 (ja) | 1988-02-15 |
Family
ID=16940548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57232516A Granted JPS59117182A (ja) | 1982-12-23 | 1982-12-23 | ホ−ル素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117182A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02256529A (ja) * | 1989-03-30 | 1990-10-17 | Oi Seisakusho Co Ltd | 自動車用シートクッションの作動装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242473A (ja) * | 1985-08-19 | 1987-02-24 | Matsushita Electronics Corp | ホ−ル効果装置およびその製造方法 |
| EP0954085A1 (de) * | 1998-04-27 | 1999-11-03 | Roulements Miniatures S.A. | Senkrechter Hallsensor und bürstenloser Elektromotor mit einem senkrechten Hallsensor |
| JP2016152271A (ja) * | 2015-02-16 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 縦型ホール素子の製造方法 |
-
1982
- 1982-12-23 JP JP57232516A patent/JPS59117182A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02256529A (ja) * | 1989-03-30 | 1990-10-17 | Oi Seisakusho Co Ltd | 自動車用シートクッションの作動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59117182A (ja) | 1984-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS637033B2 (ja) | ||
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JPH0434822B2 (ja) | ||
| JPH0340431A (ja) | シリコン半導体装置の酸化膜形成方法 | |
| JPH04343437A (ja) | 半導体装置の製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPS59129483A (ja) | ホ−ル素子 | |
| JP3297102B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3042004B2 (ja) | 半導体装置の製造方法 | |
| JP3203878B2 (ja) | 量子井戸構造体およびその製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JP2713122B2 (ja) | 半導体装置の製造方法 | |
| JPH0385733A (ja) | 電界効果トランジスタ | |
| JPH0666319B2 (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JPS62112375A (ja) | 半導体装置の製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPS5914903B2 (ja) | イオン注入法を用いた電界効果型トランジスタの製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS6290979A (ja) | 半導体装置の製造方法 | |
| JPS63143866A (ja) | 半導体装置の製造方法 | |
| JPH03185842A (ja) | ＧａＡｓ電界効果型トランジスタの製造方法 | |
| JPS6010787A (ja) | シヨツトキ−障壁型ｆｅｔの製造方法 | |
| JPH0245937A (ja) | 半導体装置の製造方法 |