JPS63143866A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特に高速高密度の半導体装置の製
造方法に関するものである。

従来の技術 半導体装置は最近ますます高速化の傾向にあり、ベース
抵抗を低減するために高濃度のグラフトベースを有する
トランジスタの提案が数多くなされている。それらの−
従来例を第２図ム〜Ｄに示す（特開昭５９−１４７４５
５号公報）。ｎ型基板１０１の主表面にたとえば酸化法
によって酸化膜１０２を約４００ＯＡ形成した後にベー
ス領域を開孔する。次に窒化膜１０３を約５００人堆積
し、ベース開孔部内の所定の場所にのみ窒化膜１０３が
残るように選択的に窒化膜１０３を除去する。

然る後に拡散によりＰ型高濃度のグラフトベース領域１
０４を形成する（第２図ム）。次に熱酸化により窒化膜
１０３をマスクにして選択的に酸化膜１０５を約３００
ｏ人形成する（第２図Ｂ）。

その後、酸化膜１０２及び１０５をマスクにして窒化膜
１０３を通して、たとえば加速エネルギー４０　ＫｅＶ
　、ドーズ量１Ｘ　１０　　ｚｏｎｓ７ｄでＢをイオン
注入した後１０００℃２０分程度の熱処理を行ない活性
ベース領域１０６を形成する。次に同様に窒化膜１０３
全通して加速エネルギー１３０に６Ｖ。

ドーズ量７　Ｘ　１０”　１ｏｎｓ／ｄでＪｌをイオン
注入した後、１０００℃３０分程度の熱処理を行ないエ
ミッタ１０７領域を形成する（第２図Ｃ）。この後、グ
ラフトベース領域１０４上にベースコンタクトを開孔し
、さらに窒化膜１０３を除去しエミッタコンタクトを形
成しエミッタ電極１ｏ９゜ベース電極１１０を形成する
（第２図Ｄ）。

発明が解決しようとする問題点 このような従来のトランジスタにおいては、高速化を図
るために高濃度のグラフトベース領域を形成しベース抵
抗を低減しているわけであるが、さらに高速化・高密度
化を図るためにエミッタサイズを小さくしていくと、こ
のグラフトベースの横方向への拡散の影響が大きくなり
、実効的なエミッタ面積の減少、実効的なベース幅の増
大が発生し、ｈＦｉの低下あるいはｆ？の低下が顕著に
なる。

本発明はかかる点に鑑みてなされたもので、マスク枚数
あるいはトランジスタの面積を増やすことなく、グラフ
トベースの横方向へのはいり込みの影響をなくした高速
、高密度の半導体装置を提供することを目的としている
。

問題点を解決するための手段 本発明は上記問題点を解決するために、一方導電型半導
体基板上に耐酸化性波膜、多結晶シリコン膜を順次形成
した後、多結晶シリコン膜を選択的に除去し開孔部を形
成する。次に多結晶シリコン膜の表面を所定の厚さ酸化
した後、開孔部をある種の被膜で充填する。次に多結晶
シーリコン膜表面の酸化膜及び多結晶シリコン膜を除去
する。この時開孔部に充填された被膜の側面には酸化膜
が残っている。この酸化膜及び被膜をマスクにしてイオ
ン注入により他方導電型第１領域を形成し、然る後側面
の酸化膜を除去する。次に被膜をマスクにして耐酸化性
被膜を選択的に除去した後、被膜を除去し、然る後耐酸
化性被膜の直下及びその近傍に選択的にイオン注入し、
第１領域に連なる他方導電型第２領域を形成する。さら
に耐酸化性被膜をマスクにして酸化を行なった後、この
酸化膜をマスクにしてイオン注入し、第２領域内に一方
導電型の第３領域を形成する。

作用 本発明は上記のようにエミッタとなる領域上に形成され
た被膜の側面にセルファライン的に酸化膜を形成するこ
とにより、マスク枚数及びトランジスタの面積を増やす
ことなく、クラフトベース領域とエミッタ領域を離すこ
とができ、グラフトベースのエミッタ側へのはいり込み
を防ぎ、ｈ□の低下あるいはｆ？の低下を防ぐことがで
きる。

実施例 第１図Ａ、には本発明の半導体装置の一実施例を示す製
造工程断面図である１、 ｎ型基板１ｏ１の主表面に窒化膜１をたとえばＳＯＯ人
、多結晶シリコン膜２を約５０００人順次形成する。次
にレジスト３をマスクにして多結晶シリコン膜２をエツ
チングし、開孔部４を形成する（第１図ム）。次にレジ
ストを除去した後、熱酸化を行ない多結晶シリコン膜２
の表面にたとえば６０００人酸化膜５を形成する。次に
たとえばエッチバック法により開孔部４に、たとえばレ
ジスト６を充填する（第１図Ｂ）。次に、レジスト６を
マスクにして酸化膜６を多結晶シリコン膜２が露出する
までエツチングする。さらにたとえばウェットエツチン
グにより多結晶シリコン膜２のみを除去する。この時レ
ジスト６の側面には酸化膜５が残っている。次に酸化膜
６、レジスト６をマスクにして、たとえば加速エネルギ
ー３０に６Ｖ。

ドーズ量Ｉ　Ｘ　１０１５１ｏｎｓ／ＣｉテＢをイオン
注入シ、グラフトベース領域１０４を形成する（第１図
Ｃ）。

次に酸化膜５を除去した後、レジスト６をマスクにして
、窒化膜を選択的に除去する。次にレジスト６を除去し
、新たにレジストアを形成してこれをマスクにたとえば
加速エネルギー４０ＫｅＶ、ドーズ量５　Ｘ　１０　　
ｘｏｎｓ／ｄでＢをイオン注入し、活性ベース領域１０
６を形成する（第１図Ｄ）。

次にレジスト７を除去した後、窒化膜１をマスクにして
、たとえば９００℃程度の温度で高圧酸化を行ない、約
３０００人程度の酸化膜８を形成する。次に酸化膜８を
マスクにして、たとえば加速エネルギー１３０ＫＩＳＶ
、ドーズ量７×１０１ｏｎＳ／ｃ１１でムＳをイオン注
入した後、９００　’Ｃ程度で熱処理を行ないエミッタ
領域１０７を形成する（第１図ＩＣ）５．最後に従来と
同様の方法により電極を形成してこの半導体装置は完成
する。

発明の効果 以上のように本発明は、エミッタとなる領域上に形成さ
れた被膜の側面にセルファライン的に酸化膜を形成する
ことにより、マスク枚数及びトランジスタの面積を増や
すことなく、グラフトベース領域とエミッタ領域を離す
ことができ、グラフトベースのエミッタ側へのはいり込
みを防ぎ、エミッタを微細化しても１１□の低下あるい
はｆＴの低下のない高速、高密度の半導体装置を実現で
きる方法であり、実用的にきわめて有用である。

【図面の簡単な説明】

体装置の製造工程断面図である。 １・・・・・・窒化膜、２・・・・・・多結晶シリコン
膜、６゜８・・・・・・酸化膜、６・・・・・・レジス
ト、１ｏ４・・・・・・グラフトベース領域、１０６・
・・・・・活性ベース領域、１０７・・・・・・エミッ
タ領域。

Claims (1)

【特許請求の範囲】
1. 一方導電型半導体基板上に耐酸化性被膜、多結晶シリコ
   ン膜を順次形成する工程と、前記多結晶シリコン膜を選
   択的に除去し開孔部を形成した後、前記半導体基板を酸
   化し多結晶シリコン膜表面に所定の厚さの第１の酸化膜
   を形成する工程と、前記開孔部に被膜を充填した後、前
   記第１の酸化膜を除去し前記開孔部の側面にのみ前記第
   １の酸化膜を残す工程と前記多結晶シリコン膜を除去し
   た後、前記第１の酸化膜及び前記被膜をマスクにしてイ
   オン注入し他方導電型のグラフトベース領域を形成する
   工程と前記第１の酸化膜を除去後、前記レジストをマス
   クにして前記耐酸化性被膜を選択的に除去する工程と、
   前記被膜を除去した後、前記耐酸化性被膜の直下及びそ
   の近傍に選択的にイオン注入し、前記グラフトベース領
   域に連なる他方導電型の活性ベース領域を形成する工程
   と、前記耐酸化性被膜をマスクにして前記半導体基板を
   酸化し第２の酸化膜を形成する工程と、前記第２の酸化
   膜をマスクにしてイオン注入し、前記活性ベース領域内
   に一方導電型のエミッタ領域を形成する工程とを少なく
   とも含んでなる半導体装置の製造方法。