JPS6147661A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6147661A JPS6147661A JP59169230A JP16923084A JPS6147661A JP S6147661 A JPS6147661 A JP S6147661A JP 59169230 A JP59169230 A JP 59169230A JP 16923084 A JP16923084 A JP 16923084A JP S6147661 A JPS6147661 A JP S6147661A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxide film
- layer
- well
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の創造方法に係シ、特にウェル層
を半導体基板に形成する方法に関する。
を半導体基板に形成する方法に関する。
（従来の技術）
半導体基板にウェル層を形成する一つの方法としては、
半導体基板に選択酸化法によシフイールド酸化膜を形成
して半導体基板をフィールド領域とアクティブ領域に区
別した後、フィールド酸化膜をマスクとしてセルファラ
インでアクティブ領域にイオン注入し熱拡散処理するこ
とによりウェル層を形成する方法が挙げられる。
半導体基板に選択酸化法によシフイールド酸化膜を形成
して半導体基板をフィールド領域とアクティブ領域に区
別した後、フィールド酸化膜をマスクとしてセルファラ
インでアクティブ領域にイオン注入し熱拡散処理するこ
とによりウェル層を形成する方法が挙げられる。
この方法は、ウェル層を形成した後、フィールド領域と
アクティブ領域を区別する方法に比較して、マスクの合
わせ余裕が不要となるから、微細化に好適する。
アクティブ領域を区別する方法に比較して、マスクの合
わせ余裕が不要となるから、微細化に好適する。
（発明が解決しようとする問題点）
しかるに、この方法では、同一半導体基板中に複数のウ
ェル層を形成する場合、それぞれが独立した構造となら
ざる得ないので、ウェル層を例えば接地電位に接続する
場合、それぞれのウェル層に対してコンタクトホールと
電極配線を必要とする欠点があった。
ェル層を形成する場合、それぞれが独立した構造となら
ざる得ないので、ウェル層を例えば接地電位に接続する
場合、それぞれのウェル層に対してコンタクトホールと
電極配線を必要とする欠点があった。
（問題点を解決するための手段）
そこで、この発明では、各ウェル層間のフィールド領域
の半導体基板中に、ウェル層と同極性の不純物拡散層を
形成して、各ウェル層を電気的に接続する。
の半導体基板中に、ウェル層と同極性の不純物拡散層を
形成して、各ウェル層を電気的に接続する。
（作用）
このようにす〜れば、半導体基板内で複数のウェル層が
電気的に接続されるようになるので、その複数のウェル
層を例えば接地電位に接続する場合、−二 一つのウェル層に対してコンタクトホールと電極配線を
設ければよい。
電気的に接続されるようになるので、その複数のウェル
層を例えば接地電位に接続する場合、−二 一つのウェル層に対してコンタクトホールと電極配線を
設ければよい。
（実施例）
第１図ないし第５図はこの発明の一実施例であり、以下
、この一実施例について説明する。
、この一実施例について説明する。
第１図において、１１は比抵抗５〜８Ω−側。
Ｎ型の半導体基板であシ、まず、この半導体基板１１を
熱酸化して表面に熱酸化膜１２を３００〜５００Ａ厚に
成長させる。次に１熱酸化のマスク層となる窒化膜など
の絶縁膜１３を１００ＯＸ厚程度、前記熱酸化膜１２上
に成長させる。この状態が第１図に示されている。
熱酸化して表面に熱酸化膜１２を３００〜５００Ａ厚に
成長させる。次に１熱酸化のマスク層となる窒化膜など
の絶縁膜１３を１００ＯＸ厚程度、前記熱酸化膜１２上
に成長させる。この状態が第１図に示されている。
次に、絶縁膜１３を公知のホトリソ技術を用いてノ４タ
ーニングすることによシ、絶縁膜１３を、半導体基板１
１の複数のウェル層形成領域上にのみ残″１．この状態
が第２図に示されている。
ーニングすることによシ、絶縁膜１３を、半導体基板１
１の複数のウェル層形成領域上にのみ残″１．この状態
が第２図に示されている。
しかる後、残存絶縁膜１３をマスクとして、それ以外の
半導体基板１１表面部に、ウェル層と同一導電型の不純
物１４を前記熱酸化膜１２を通して注入する。よシ具体
的に説明すると、半導体基板１１がＮ型ゆえにウェル層
がＰ型となるので、同極性Ｇｒ） ホｏ ：ｙを４０
ＫｅＶ 、 ）”−ｙＣ量５×１０１３／−で注入する
。この状態が第３図に示されている。
半導体基板１１表面部に、ウェル層と同一導電型の不純
物１４を前記熱酸化膜１２を通して注入する。よシ具体
的に説明すると、半導体基板１１がＮ型ゆえにウェル層
がＰ型となるので、同極性Ｇｒ） ホｏ ：ｙを４０
ＫｅＶ 、 ）”−ｙＣ量５×１０１３／−で注入する
。この状態が第３図に示されている。
次に、絶縁膜１３下以外の熱酸化膜１２を除去した上で
、絶縁膜１３をマスクとして熱酸化処理を行うことによ
シ、この絶縁膜１３で覆われた部分以外の半導体基板１
１表面部（前記熱酸化膜１２の除去によシ露出している
）に７００ＯＸ厚程度にフィールド酸化膜１５を形成す
る。この時、前記不純物１４が拡散し、これによシフイ
ールド酸化膜１５下の基板１１中に２〜３μｍ程度の深
さに拡散層１６が形成される。その後、絶縁膜１３およ
びその下の熱酸化膜１２を除去して、半導体基板１１の
ウェル層形成領域表面を露出させる。
、絶縁膜１３をマスクとして熱酸化処理を行うことによ
シ、この絶縁膜１３で覆われた部分以外の半導体基板１
１表面部（前記熱酸化膜１２の除去によシ露出している
）に７００ＯＸ厚程度にフィールド酸化膜１５を形成す
る。この時、前記不純物１４が拡散し、これによシフイ
ールド酸化膜１５下の基板１１中に２〜３μｍ程度の深
さに拡散層１６が形成される。その後、絶縁膜１３およ
びその下の熱酸化膜１２を除去して、半導体基板１１の
ウェル層形成領域表面を露出させる。
その上で、再入、半導体基板１１のウェル層形成領域表
面に薄い酸化膜１７を形成する。この酸化膜１７は、フ
ィールド酸化膜１５を形成した際にできたホワイトリボ
ンを除去するためのものである。この状態が第４図に示
されている。
面に薄い酸化膜１７を形成する。この酸化膜１７は、フ
ィールド酸化膜１５を形成した際にできたホワイトリボ
ンを除去するためのものである。この状態が第４図に示
されている。
しかる後、フィールド酸化膜１５をマスクとして、ボロ
ンなどの不純物を前記酸化膜１７を通して半導体基板１
１の複数のウェル層形成領域の表面部にイオン注入する
。このイオン注入は、−具体例（！： シテｎ、・１０
０ ＫｅＶ 、 ）”−ス量３Ｘ１０１３／ｉで行われ
る１、その後、例えばＮ２雰囲気中で１２００℃、２０
分間の熱拡散処理を行う。この熱拡散処理を行うと、前
記注入不純物が基板１１中に拡散し、それによシ各ウェ
ル層形成領域に、前記拡散層１６によシ互いに電気的に
接続されてウェル層１８が５μｍ程度の深さに形成され
る。最後に、酸化膜１７を除去する。この状態が第５図
に示されている。
ンなどの不純物を前記酸化膜１７を通して半導体基板１
１の複数のウェル層形成領域の表面部にイオン注入する
。このイオン注入は、−具体例（！： シテｎ、・１０
０ ＫｅＶ 、 ）”−ス量３Ｘ１０１３／ｉで行われ
る１、その後、例えばＮ２雰囲気中で１２００℃、２０
分間の熱拡散処理を行う。この熱拡散処理を行うと、前
記注入不純物が基板１１中に拡散し、それによシ各ウェ
ル層形成領域に、前記拡散層１６によシ互いに電気的に
接続されてウェル層１８が５μｍ程度の深さに形成され
る。最後に、酸化膜１７を除去する。この状態が第５図
に示されている。
（発明の効果）
以上詳述したように、この発明の方法では、フィールド
酸化膜が形成されるフィールド領域の基板中に、ウェル
層と同一導電型の拡散層をあらかじめ形成するので、フ
ィールド酸化膜を形成した後イオン注入し熱拡散処理し
てウェル層を形成する方法において、隣接するウェル層
を半導体基板内で電気的に接続できる利点がある。この
ため、例えば複数のウェル層を接地電位に接続する場合
、そのためのコンタクトホールと電極配線は１つのウェ
ル層に対して形成すれはよく、微細化の点で非常に有利
となる。
酸化膜が形成されるフィールド領域の基板中に、ウェル
層と同一導電型の拡散層をあらかじめ形成するので、フ
ィールド酸化膜を形成した後イオン注入し熱拡散処理し
てウェル層を形成する方法において、隣接するウェル層
を半導体基板内で電気的に接続できる利点がある。この
ため、例えば複数のウェル層を接地電位に接続する場合
、そのためのコンタクトホールと電極配線は１つのウェ
ル層に対して形成すれはよく、微細化の点で非常に有利
となる。
また、この発明と同様にフィールド領域の基板中に接続
用の拡散層を形成する場合であっても、そのための不純
物注入を、フィールド酸化膜の形成後にそのフィールド
酸化膜を通して行う場合は、数百ＫｅＶの高加速エネル
ギで不純物注入を行わねばならないが、この発明のよう
にフィールド酸化膜の形成前に不純物注入を行えば、通
常の加速エネルギ（５０〜１００ ＫｅＶ程度）で不純
物注入を行える利点がある。
用の拡散層を形成する場合であっても、そのための不純
物注入を、フィールド酸化膜の形成後にそのフィールド
酸化膜を通して行う場合は、数百ＫｅＶの高加速エネル
ギで不純物注入を行わねばならないが、この発明のよう
にフィールド酸化膜の形成前に不純物注入を行えば、通
常の加速エネルギ（５０〜１００ ＫｅＶ程度）で不純
物注入を行える利点がある。
第１図ないし第５図はこの発明の半導体装置の製造方法
の一実施例を示す断面図である。 １１・・・半導体基板、１３・・・絶縁膜、１４・・・
不純物、１５・・・フィールド酸化膜、１６・・・拡散
層、１８・・・ウェル層。 特許出願人 沖電気工業株式会社（ほか１名〕第１図 第３図 第５図
の一実施例を示す断面図である。 １１・・・半導体基板、１３・・・絶縁膜、１４・・・
不純物、１５・・・フィールド酸化膜、１６・・・拡散
層、１８・・・ウェル層。 特許出願人 沖電気工業株式会社（ほか１名〕第１図 第３図 第５図
Claims (1)
- 半導体基板の複数のウェル層形成領域表面にそれぞれマ
スク層を形成する工程と、この工程によるマスク層をマ
スクとして、それ以外の半導体基板表面部に、ウェル層
と同一導電型の不純物を注入する工程と、その後に熱酸
化処理を施すことにより、前記マスク層で覆われた部分
以外の半導体基板表面部にフィールド酸化膜を形成し、
同時に前記注入不純物を拡散させて前記フィールド酸化
膜下に拡散層を形成する工程と、この工程の後に前記マ
スク層を除去した上で、前記フィールド酸化膜をマスク
として半導体基板に不純物を注入し熱処理することによ
り、前記拡散層で電気的に接続される複数のウェル層を
半導体基板に形成する工程とを具備してなる半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169230A JPH0666426B2 (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169230A JPH0666426B2 (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6147661A true JPS6147661A (ja) | 1986-03-08 |
| JPH0666426B2 JPH0666426B2 (ja) | 1994-08-24 |
Family
ID=15882637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169230A Expired - Lifetime JPH0666426B2 (ja) | 1984-08-15 | 1984-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666426B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109379A (ja) * | 2009-12-25 | 2010-05-13 | Mitsumi Electric Co Ltd | Ｃｍｏｓデバイスの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131389A (en) * | 1978-03-23 | 1979-10-12 | Baxter Travenol Lab | Injection region |
| JPS5541789A (en) * | 1978-09-20 | 1980-03-24 | Nec Corp | Integrated semiconductor device and manufacturing the same |
-
1984
- 1984-08-15 JP JP59169230A patent/JPH0666426B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131389A (en) * | 1978-03-23 | 1979-10-12 | Baxter Travenol Lab | Injection region |
| JPS5541789A (en) * | 1978-09-20 | 1980-03-24 | Nec Corp | Integrated semiconductor device and manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109379A (ja) * | 2009-12-25 | 2010-05-13 | Mitsumi Electric Co Ltd | Ｃｍｏｓデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666426B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3012673B2 (ja) | 半導体装置の製造方法 | |
| JPS6147661A (ja) | 半導体装置の製造方法 | |
| JPS6272171A (ja) | 半導体メモリ | |
| JPH0485968A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS61208271A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| KR100271794B1 (ko) | 반도체장치의콘택형성방법 | |
| KR940010540B1 (ko) | 게더링 기능을 갖는 소자분리영역 형성방법 및 그 구조 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JPH06104276A (ja) | 半導体装置およびその製造方法 | |
| JPH02194630A (ja) | 二重拡散型ｍｏｓｆｅｔ装置の製造方法 | |
| JPH07123137B2 (ja) | 半導体装置の製造方法 | |
| JPH03205870A (ja) | 半導体装置 | |
| JPS61280670A (ja) | 半導体装置の製造方法 | |
| JPH0586872B2 (ja) | ||
| JPS58197881A (ja) | 半導体装置の製造方法 | |
| JPS60170262A (ja) | 絶縁ゲ−ト電界効果半導体装置の製造方法 | |
| JPH02180022A (ja) | 半導体装置の製造方法 | |
| JPH01181557A (ja) | 半導体装置の製造方法 | |
| JPS63143866A (ja) | 半導体装置の製造方法 | |
| JPH0294636A (ja) | 半導体装置の製造方法 | |
| JPS6068646A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |