JPH046832A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH046832A
JPH046832A JP10735190A JP10735190A JPH046832A JP H046832 A JPH046832 A JP H046832A JP 10735190 A JP10735190 A JP 10735190A JP 10735190 A JP10735190 A JP 10735190A JP H046832 A JPH046832 A JP H046832A
Authority
JP
Japan
Prior art keywords
oxide film
field oxide
amorphous silicon
field
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10735190A
Other languages
English (en)
Inventor
Hiroyuki Fukunaga
浩之 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10735190A priority Critical patent/JPH046832A/ja
Priority to KR1019910002948A priority patent/KR100197030B1/ko
Publication of JPH046832A publication Critical patent/JPH046832A/ja
Priority to US07/831,647 priority patent/US5219766A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体素子の製造方法に係り、特にフィール
ド領域の放射線耐性を向上させる方法に関するものであ
る。
(従来の技術) 従来、半導体装置において、フィールド領域の放射線耐
性を向上させる方法としては、特開昭60−20604
0号公報、特開昭60−218850号公報、および特
開昭63−233536号公報に開示される方法がある
特開昭60−206040号公報に開示される方法は、
第2図に示すように、半導体の絶縁膜N fiJI域と
なる位置に形成した溝の底面と側面に絶縁膜1を形成し
、溝の底面の絶縁膜に接した高濃度不純物領域2と溝に
充填した多結晶半導体領域3を設け、半導体領域3に電
極4で負の電圧を印加することにより、放射線照射によ
る劣化を減少させる方法である。
特開昭60−218850号公報に開示される方法は、
図示しないがvA緑緑化化物AIなどの良導体を混入す
ることにより、耐放射線性を向上させる方法である。
特開昭63−233536号公報に開示される方法は、
第3図に示すように、素子分離領域を構成するフイール
ド絶縁1illに導電性不純物をドープし、かつフィー
ルド絶縁層11上に導電層12を形成して、放射&l損
傷による劣化を低減し、しきい値電圧やリーク電圧の発
生を抑制する方法である。
(発明が解決しようとする課題) しかしながら、以上述べた従来の方法では、いずれも製
造方法の現実性から見て非常に実現が難しいという問題
点がある。
この発明は上記の点に鑑みなされたもので、製造方法が
比較的簡単であり、かつフィールド領域の放射線耐性も
充分得られる半導体素子の製造方法を提供することを目
的とする。
(課題を解決するための手段) この発明では、半導体基板の表面に選択的にフィールド
酸化膜を形成した後、該フィールド酸化膜の表面を一部
エッチングし、そのエツチングされたフィールド酸化膜
の表面にシリコンをイオン注入してアモルファスシリコ
ン層を形成した後、酸化を行ってフィールド酸化膜を追
加生成させることにより、フィールド酸化膜を、酸化膜
、アモルファスシリコン層、酸化膜の311i構造とす
る。
(作 用) 上記の製造方法によれば、フィールド酸化膜の表面を一
部エソチングした時のエツチングダメージにより、さら
には3層構造内のアモルファスシリコン層により、放射
線で発生したホールを捕獲するか、電子と再結合させて
消滅させることができるため、フィールド領域内に蓄積
される正電荷を少なくすることが可能となり、フィール
ド領域の放射線耐性を充分に得ることができる。しかも
、上記製造方法は、フィールド酸化膜の形成後、その表
面のエツチング、物理的、信転性的に安定で酸化可能な
シリコンのイオン注入、再酸化を行えばよく、工程が簡
単である。
(実施例) 以下この発明の一実施例を第1図を参照して説明する。
一実施例では、まず第1図(alに示すようにシリコン
基板11に通常の方法でウェル層12を形成した後、窒
化膜をマスクとする選択酸化法(LOCO3法)により
、基板11の表面に選択的にフィールド酸化膜13を約
6000〜8000人厚に形成する。
次に、第1図中)に示すように基板11上の全面に、フ
ィールド酸化膜13を幾分エッチバックする際のバッフ
ァ層となるレジストまたはLPSiO1膜14を100
0〜1500人塗布またはLPCVD法で形成する。
しかる後、レジストまたはLP −SiO2膜14を通
常のドライエツチングでエッチバンクし、同時にその途
中で露出したフィールド酸化膜13の表面を第1図(C
1に示すように1000〜2000人エッチバンクする
その後、うエル層12上に第1図Tdlに示すようにレ
ジストパターン15を形成する。このレジストパターン
15は、次に行われるシリコンのイオン注入がウェル層
12 (アクティブ領域)に影響を与えないだけの膜厚
が必要である。
次に、そのレジストパターン15をマスクとして、フィ
ールド酸化膜13の表面に対して第1図telに示すよ
うにシリコンのイオン注入を行い、アモルファスシリコ
ン層16を形成する。この時、イオン注入は、必要以上
に深(打込まれないように出来るだけ低エネルギー(加
速電圧で200KeV以下)で行う。また、シリコンの
ドーズ量はl×10目〜I X 10t0ions /
−とする。
その後、レジストパターン15を除去し、充分な洗浄後
、第1図(flに示すようにウェル層12の表面にゲー
ト酸化膜17を900℃以下の熱酸化(雰囲気はウェフ
トまたはドライのどちらでもよい)で100〜200人
厚に形成する。この時同時にアモルファスシリコン層1
6の一部が酸化され、それによりフィールド酸化膜が追
加生成されることになり、その結果、フィールド酸化膜
13は、酸化Wi 13 a 、アモルファスシリコン
1116、酸化膜13bの3層構造となる。
その後は第1図(1に示すように、ゲート酸化膜17上
にポリシリコンまたはポリサイドのゲート電極18を形
成し、さらにその表面およびゲート電極両側のウェル層
12表面に900℃以下の0゜アニールでマスク酸化[
19を形成する。さらに、ゲート電極18両側のウェル
層12内にソース・ドレイン領域20を形成し、全面に
中間絶縁膜21を被覆し、コンタクトボール22を開け
、At配線23を形成し、全表面にパフシヘーション膜
24を形成し、素子を完成させる。
そして、この素子においては、フィールド酸化膜13の
表面を一部エッチングした時のエツチングダメージによ
り、さらには3層構造内のアモルファスシリコン層16
により、放射線で発生したホールを捕獲するか、電子と
再結合させて消滅させることができるため、フィールド
領域内に蓄積される正電荷を少なくすることが可能とな
り、フィールド領域の放射線耐性を充分に得ることがで
きる。
なお、上記の製造方法において、フィールド酸化膜13
のエッチバックおよびシリコンのイオン注入後、各種の
熱処理が存在するが(例えば、酸化膜17.19を形成
するための熱酸化、中間絶縁膜21のフロー コンタク
トフローなど)、それらはすべて900℃以下の温度で
行う。それは、上託放射線耐性向上効果を害さないため
である。
もし、900℃を越える温度で熱処理を行うと、エツチ
ングダメージが回復してホールの捕獲効果がなくなった
り、シリコンが拡散してアモルファスシリコン層16で
の再結合によるホールの消滅効果が低下して、放射線耐
性向上効果が低下してしまう。
(発明の効果) 以上詳細に説明したように、この発明の製造方法によれ
ば、フィールド領域の放射線耐性を充分に高めることが
でき、信鯨性の高い素子形成が可能となる。また、工程
としては、フィールド酸化膜の形成後、その表面のエツ
チング、物理的、信鯨性的に安定で酸化可能なシリコン
のイオン注入、再酸化を行えばよく、非常に簡単であり
、充分量産ラインにとり入れて実用可能である。
【図面の簡単な説明】
第1図はこの発明の半導体素子の製造方法の一実施例を
示す工程断面図、第2図および第3図は従来のフィール
ド領域放射線耐性向上法を説明するための断面図である
。 11・・・シリコン基板、13・・・フィールド酸化膜
、14・・・レジストまたはLP  5ioz膜、15
・・・レジストパターン、16・・・アモルファスシリ
コン層、第1]゛引 零蹟明の一父1セ1列 第1図 従来め才I韮) 第2図 イ芝釆の第3一方法 第3 図

Claims (1)

  1. 【特許請求の範囲】  半導体基板の表面に選択的にフィールド酸化膜を形成
    した後、該フィールド酸化膜の表面を一部エッチングす
    る工程と、 そのエッチングされたフィールド酸化膜の表面にシリコ
    ンをイオン注入してアモルファスシリコン層を形成する
    工程と、 その後、酸化を行ってフィールド酸化膜を追加生成させ
    ることにより、フィールド酸化膜を、酸化膜、アモルフ
    ァスシリコン層、酸化膜の3層構造とする工程とを具備
    してなる半導体素子の製造方法。
JP10735190A 1990-04-25 1990-04-25 半導体素子の製造方法 Pending JPH046832A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10735190A JPH046832A (ja) 1990-04-25 1990-04-25 半導体素子の製造方法
KR1019910002948A KR100197030B1 (ko) 1990-04-25 1991-02-23 반도체소자의 제조방법
US07/831,647 US5219766A (en) 1990-04-25 1992-02-07 Semiconductor device having a radiation resistance and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10735190A JPH046832A (ja) 1990-04-25 1990-04-25 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH046832A true JPH046832A (ja) 1992-01-10

Family

ID=14456857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10735190A Pending JPH046832A (ja) 1990-04-25 1990-04-25 半導体素子の製造方法

Country Status (2)

Country Link
JP (1) JPH046832A (ja)
KR (1) KR100197030B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102946A1 (de) 2015-02-23 2016-08-25 Jtekt Corporation Zahnradfräsvorrichtung und Zahnradfräsverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016102946A1 (de) 2015-02-23 2016-08-25 Jtekt Corporation Zahnradfräsvorrichtung und Zahnradfräsverfahren

Also Published As

Publication number Publication date
KR100197030B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US4447272A (en) Method for fabricating MNOS structures utilizing hydrogen ion implantation
KR970053087A (ko) 반도체 소자의 트랜지스터 제조방법
JPH0629314A (ja) 半導体装置及びその製造方法
JP3431909B2 (ja) Ldmosトランジスタの製造方法
JPH046832A (ja) 半導体素子の製造方法
US5219766A (en) Semiconductor device having a radiation resistance and method for manufacturing same
JP3088547B2 (ja) 半導体装置の製造方法
JPH01196176A (ja) Mis型半導体装置
KR0166856B1 (ko) 반도체소자 제조방법
JP2532655B2 (ja) 半導体装置の製造方法
JPH0758313A (ja) 電荷転送素子とその製造方法
JPH0346272A (ja) 半導体装置の製造方法
JPH0443649A (ja) 半導体装置及びその製造方法
JPH04146668A (ja) 半導体装置の製造方法
JPH02219237A (ja) Mis型半導体装置
JPS6376376A (ja) Mos半導体装置の製造方法
KR100290876B1 (ko) 반도체 소자의 제조방법
JPH05129329A (ja) Misトランジスタの製造方法
KR100261186B1 (ko) 반도체소자의 제조방법
JPS60134469A (ja) 半導体装置の製造方法
JPS62263658A (ja) 半導体装置およびその製造方法
JPH03154378A (ja) 耐放射線半導体装置の製造方法
JPS58206131A (ja) 半導体装置の製造方法
JPH03114271A (ja) 半導体素子及びその製造方法
JPH10135451A (ja) 漏れ電流減少領域を備える半導体素子の製造方法