JPH04146668A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体素子、特にＤＲＡＭメモリセルのキャ
パシタ部のスタック構造において、セルコンタクト孔開
孔部下に二重拡散層Ｄ　Ｄ　Ｄ　（ＤｏｕｂｌｅＤｉｆ
ｆｕｓｅｄ　Ｄｒａｉｎ）の構造とすることにより、記
憶保持時間を長くすることができる半導体装置の製造方
法に関するものである。

（従来の技術） 従来、スタックキャパシタセルに関して、例えば、特開
昭５９−１９５８６９号公報、特開昭６２−２７６８７
５号公報、特開昭６４−８００７６号公報などにより開
示されている。

第２図は従来のスタックキャパシタセルの製造方法を説
明するための工程断面図であり、この第２図により、従
来のスタックキャパシタセルの製造方法について説明す
る。

まず、第２図（ａ）に示すように、シリコンウエハ基板
（Ｐタイプ）３（以下、シリコン基板という）に素子骨
Ｉｔ　ｅＪＩ域のフィールド酸化膜１とアクティブ領域
の前記酸化膜２を形成する。

次にゲート電極４を通常のホトリソエツチング技術でパ
タニングをし、これをマスクとして、Ｎ−低濃度拡散層
５のイオン注入を行う、このＮ低濃度拡散層５はＭＯＳ
）ランジスタのＬＤＤ（Ｌｉｇｈｔ　ｄｏｐｅｄ　Ｄｒ
ａｉｎ）構造を形成する。

次に、第２図［有］）に示すように、ゲート電極４の側
面にサイドウオール膜６の形成を行い、ゲート電極４と
サイドウオール膜６をマスクとして、Ｎ４高濃度拡散層
７のイオン注入を行う。

次に、第２図（ｃ）に示すように、　ＣＶ　Ｄ　（ｃｈ
ｅｍｉｃａｌｖａｐｏｕｒ　ｄｅｐｏｓｉｔｉｏｎ）で
中間絶縁膜８を１０００〜３０００人程度被着させ、通
常のホトリソエツチング技術を用いて、セルコンタクト
孔９をパタニングする。

しかる後に、第２図（ｄ）に示すように、通常のＣＶＤ
技術でポリシリコンによるセルプレート電極１０を被着
させ、通常のホトリソエツチング技術を用いて、パタニ
ングする。

（発明が解決しようとする課１１り しかしながら上記従来のスタックキャパシタセルの製造
方法で形成した半導体装置では、セルプレート電極１０
のキャパシタから電荷がリークしやすく、記憶の保持時
間が短くなるという問題点がある。

これはＮ１高濃度拡散層７からシリコン基板３への電界
が急激に変化していることと、アニール熱処理を行うと
、セルプレート電極１０のポリシリコンへ、Ｎ゛高濃度
拡散層７から’ｌ５Ａｓ−（ヒ素イオン）が拡散してい
き、Ｎ゛高濃度拡散層７の濃度が低下し、イオンインプ
ランテーション時のシリコン基板３へのダメージ、欠陥
が表われてくるためである。

この発明は前記従来技術が持っている問題点のうち、Ｄ
ＲＡＭメモリセルのスタックキャパシタの構造に起因す
るセルプレート電極からの電荷のリークによる記憶保持
時間が短くなるという問題点について解決した半導体装
置の製造方法を提供するものである。

（課題を解決するための手段） この発明は前記問題点を解決するために、半導体装置の
製造方法において、中間絶縁膜形成後にシリコン基板と
メモリセルキャパシタの下部電極を介するセルコンタク
ト孔を通してシリコン基板１而ニ”Ａｓ’、　”Ｐ”″
のイオン注入することにより、セルコンタクト孔の下部
のみにＮ゛高濃度拡散層とＮ−低濃度拡散層の二重拡散
層を形成する工程を導入したものである。

（作　用） この発明によれば、半導体装置の製造方法において、以
上のような工程を導入したので、セルコンタクト孔がイ
オンインプランテーションの際に自己整合マスクとして
イオンの注入を行うと、イオン注入時のエネルギとイオ
ンの大きさの差による飛程距離の差と、その後熱処理に
おける熱拡散係数の差により、Ｎ゛高濃度拡散層とＮ−
低濃度拡散層の二重拡散層を形成し、セルプレート電極
から基板への電界を緩和し、電荷のリークを少なくし、
記憶保持時間が長くなるように作用し、したがって、前
記問題点を除去できる。

（実施例） 以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第１図（ａ）ないし第１図（
ｅ）はその一実施例の工程断面図であり、ＤＲＡＭメモ
リーセル部分のＤＤＤ構造をもつスタックキャパシタと
、ＬＤＤ構造をもつＮチャンネルＭＯ３電界効果トラン
ジスタの製造方法を示すものである。

まず、第１図（ａ）に示すように、半導体基板としてＰ
型シリコン半導体基板１３（以下、シリコン基板という
）に、素子骨Ｉｆ　ＳＪｔ域のフィールド酸化膜１１と
アクティブ領域のゲート酸化膜１２を形成する。

次に、ゲート酸化膜１２上にゲート電極となるポリシリ
コンまたはシリサイドとポリシリコン層を通常のホトリ
ソエツチングプロセスを用いてパタニングしてゲート電
極１４を形成する。

その後に、このゲート電極１４をマスクとして、セルフ
ァラインにより、２　Ｘ　１０１３ｉｏｎｓ／　ｃ４４
Ｉの３１　ｐ−（リンイオン）のイオン注入を行ない、
ＮチャンネルＭＯ３電界効果トランジスタのＬＤＤ構造
のＮ−低濃度拡散層１５を形成する。

次に、第１図［有］）に示すように、ＣＶＤにより酸化
膜またはＰ（リンドープ）酸化膜を被着させ、その後に
通常のドライエツチング方法でサイドウオール膜１６を
形成する。

次に、このサイドウオール膜１６をマスクとしてセルフ
ァラインで１〜９　Ｘ　１０　”１ｏｎｓ／　ｄ　３０
ｋｅＶの’Ｊ％１４ｓ＋″（ヒ素イオン）のイオン注入
を行ない、ＮチャンネルＭＯ３電界効果トランジスタの
Ｎ４高濃度拡散層１７を形成する。

次に、第１図（ｃ）に示すように、電気的な絶縁膜を目
的として、ＣＶＤにより酸化膜による中間絶縁膜１８を
１０００人〜３０００人程度被着させ、セルコンタクト
孔１９を通常のホトリソエツチングプロセスで形成する
。

ここまでは、従来製造工程と同一であるが、この後に第
１図（ｄ）に示すように、二重拡散層形成のためのイオ
ン注入を、３１ｐ−１〜５×１０ｉｏｎｓ／　ｃｊ、　
３０〜７０　ｋｅＶ程度と、′５ＡＳ゛１〜９Ｘ　１０
　ｌ５ｉｏｎｓ／　ｃｊ、　　３０　ｋｅＶ程度の条件
で、セルコンタクト孔１９ヘセルフアラインで行なうこ
とにより、Ｎ゛高濃度拡散層２０を形成する。

この後に、第１図（ｅ）に示すように、アニールを９０
０°Ｃ〜９５０℃程度で３０〜６０分、Ｎ２雰囲気中で
行ない、拡散層の活性化と、拡散を行なう。

これにより拡散係数の大きさ３１Ｐ責リンイオン）は？
ＳＡ、＋（ヒ素イオン）に比べて広く、深く拡散し、二
重拡散層のうちのＮ−低濃度拡散層２１を形成する。

拡散層形成後は、セルコンタクト孔１９の表面に形成さ
れた薄い酸化膜の除去を目的として１％ＨＦに２０〜３
０秒位に漬け、ＣＶＤプロセスでポリシリコンを被着さ
せる。

この後に、通常のホトリソ、エツチングプロセスでパタ
ニングを行なうことにより、セルプレート電極２２を形
成する。

（発明の効果） 以上、詳細のごとく、この発明によれば、セルコンタク
ト孔を通して自己整合により、シリコン基板に３Ｉ　Ｐ
−（リンイオン）は”Ａｓ”（ヒ素イオン）をイオンイ
ンプランテーションにより注入して、セルコンタクト孔
の開孔部下にＤＤＤ構造の二重拡散層を形成することに
より、セルプレートゲート電極からの電界を緩和するこ
とが可能となり、これにより、ホールドタイム（セルキ
ャパシタが電荷を保持できる時間）を長くすることがで
きる。

【図面の簡単な説明】

第１図（ａ）ないし第１図（ｅ）は、この発明の半導体
装置の製造方法の一実施例の工程断面図、第２図（→な
いし第２図（ｄ）は従来のスタックキャパシタセルの製
造方法の工程断面図である。 １１・・・フィールド酸化膜、１２・・・ゲート酸化膜
、１３・・・シリコン基板、１４・・・ゲート電極、１
５゜２１・・・Ｎ−低濃度拡散層、１６・・・サイドウ
オール、１７．２０・・・Ｎ゛高濃度拡散層、１日・・
・中間絶縁膜、２２・・・セルプレート電極。 第 図 イＬ乗の工牲前面図 第２＠ １、フィールド０顎イｌ！ １０でルプし−ト奄極

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基板上に、フィールド酸化膜とゲート酸化
   膜を形成した後ゲート電極を形成し、このゲート電極を
   マスクとしてセルファラインによりイオン注入を行い、
   第１のＮ＾−低濃度拡散層を形成する工程と、 （ｂ）上記ゲート電極にサイドウォールを形成し、この
   サイドウォールをマスクとしてセルファラインでイオン
   注入を行い、第１のＮ＾＋高濃度拡散層を形成する工程
   と、 （ｃ）中間絶縁膜形成後、セルコンタクト孔の開孔を行
   い、このセルコンタクト孔を通して＾３＾１Ｐ＾＋イオ
   ンと、＾７＾５Ａｓ＾＋のイオン注入をセルファライン
   で行い、熱処理を行うことにより、注入時のエネルギと
   イオンの大きさの差による飛程の差、及び熱拡散係数の
   差により、上記＾３＾１Ｐ＾＋と＾７＾５Ａｓ＾＋を二
   重拡散させ、第２のＮ＾＋高濃度拡散層と第２のＮ＾−
   低濃度拡散層からなる二重拡散ドレイン構造を形成する
   工程と、よりなる半導体装置の製造方法。