CN112750835A - 反熔丝结构及其制作方法 - Google Patents

Abstract

本发明涉及一种反熔丝结构及其制作方法。所述制作方法包括：提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、有源区和反熔丝区；利用离子注入工艺和沉积工艺，在所述半导体衬底上形成所述栅氧化材料层；在形成所述栅氧化材料层的半导体基板上形成栅电极；对所述栅电极和所述栅氧化材料层进行刻蚀，形成栅极和栅氧化层，其中所述栅氧化层覆盖反熔丝区，所述栅极覆盖所述栅氧化层，且所述栅氧化层的有效厚度不大于5nm；在所述半导体衬底内形成源极和漏极，所述源极和所述漏极分别位于所述栅氧化层两侧的所述有源区。

Description

反熔丝结构及其制作方法

技术领域

本发明涉及半导体存储器件技术领域，尤其涉及一种反熔丝结构及其制作方法。

背景技术

DRAM(Dynamic Random Access Memory，动态随机存储器)电路中广泛使用Anti-fuse(半导体结构反熔丝)存储单元进行修复工作。栅氧化层反熔丝存储单元作为其中的典型代表，具有面积小、成本低以及与半导体工艺兼容等优点。

传统的栅氧化层反熔丝存储单元结构中，Poly与AA重叠区域在外接高压的条件下AA层与Poly层之间会发生击穿，从而AA层与Poly层导通。但是传统反熔丝结构中的编程(崩溃)电压过高，会对电路其他部分产生高压过冲的影响，导致可靠性降低。

发明内容

本发明提供了一种反熔丝结构及其制作方法，以解决目前因编程(崩溃)电压过高对电路其他部分产生高压过冲所导致的可靠性较低的问题。

本发明实施例提供了一种反熔丝结构的制作方法，包括：

提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、有源区和反熔丝区；

利用离子注入工艺和沉积工艺，在所述半导体衬底上形成栅氧化材料层；

在形成所述栅氧化材料层的半导体基板上形成栅电极；

对所述栅电极和所述栅氧化材料层进行刻蚀，形成栅极和栅氧化层，其中所述栅氧化层覆盖部分所述反熔丝区，所述栅极覆盖所述栅氧化层，且所述栅氧化层的有效厚度不大于5nm；

在所述半导体衬底内形掺杂区，所述掺杂区位于所述栅极的侧边。

在其中一个实施例中，所述栅氧化层的有效厚度为1nm～3nm。

在其中一个实施例中，利用所述离子注入工艺和所述沉积工艺，在所述半导体衬底上形成所述栅氧化材料层，包括：

在所述半导体衬底上形成掩膜层；

以所述掩膜层为掩膜，对所述反熔丝区内的所述半导体衬底进行氮离子注入；

通过高温热氧化法形成所述栅氧化材料层。

在其中一个实施例中，所述氮离子注入，包括：

将氮气离子化，对所述半导体衬底进行离子注入。

在其中一个实施例中，在进行所述氮离子注入的过程中，氮离子的注入能量为25～30KeV，注入剂量为5×10¹⁴/cm²～2×10¹⁵/cm²。

在其中一个实施例中，所述制作方法还包括：

在所述半导体衬底上形成所述掩膜层之前，在所述半导体衬底上形成牺牲氧化层。

在其中一个实施例中，所述制作方法还包括：

在进行所述氮离子注入之后，形成所述栅氧化材料层之前，对所述半导体衬底进行快速退火工艺。

在其中一个实施例中，利用所述离子注入工艺和所述沉积工艺，在所述半导体衬底上形成所述栅氧化材料层，包括：

在所述半导体衬底上形成氧化硅材料层；

对所述反熔丝区上方区域内的所述氧化硅材料层进行锗离子注入，形成所述栅氧化材料层。

在其中一个实施例中，在进行所述锗离子注入的过程中，氮离子的注入能量为12～20KeV，注入剂量为3.5×10¹⁵/cm²～7×10¹⁵cm/²。

在其中一个实施例中，所述制作方法还包括：

在进行所述锗离子注入之后，形成所述栅极之前，对形成有所述栅氧化材料层的半导体衬底进行快速热退火工艺。

在其中一个实施例中，所述制作方法还包括：

在形成所述栅极的半导体衬底上沉积绝缘材料以形成绝缘材料层，所述绝缘材料层覆盖所述半导体衬底、所述栅极的顶部以及所述栅极和所述栅氧化层的侧壁；

对所述绝缘材料层进行刻蚀，保留覆盖所述栅极和所述栅氧化层的侧壁的绝缘层材料，形成侧墙结构。

综上，本发明提供了一种反熔丝结构及其制作方法。所述制作方法包括：提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、有源区和反熔丝区；利用离子注入工艺和沉积工艺，在所述半导体衬底上形成栅氧化材料层；在形成所述栅氧化材料层的半导体基板上形成栅电极；对所述栅电极和所述栅氧化材料层进行刻蚀，形成栅极和栅氧化层，其中所述栅氧化层覆盖反熔丝区，所述栅极覆盖所述栅氧化层，且所述栅氧化层的有效厚度不大于5nm；在所述半导体衬底内形成掺杂区，所述掺杂区位于所述栅极的侧边。本实施例中，通过离子注入方式，降低了所述栅氧化层的有效厚度，从而降低了所述反熔丝结构的编程(崩溃)电压，以解决因编程(崩溃)电压过高对电路其他部分产生高压过冲所导致的可靠性较低的问题。

附图说明

图1为本发明实施例提供的一种反熔丝结构的制作方法流程图；

图2为本发明实施例提供的一种反熔丝结构的结构示意图；

图3为本发明实施例提供的另一种反熔丝结构的方法流程示意图；

图4为本发明实施例提供的又一种反熔丝结构的方法流程示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。

请参见图1和图2，本发明实施例提供了一种半导体存储器件的制作方法，包括：

步骤S110，提供半导体衬底100，所述半导体衬底100中具有浅沟槽隔离结构110、有源区120和反熔丝区130；

步骤S120，利用离子注入工艺和沉积工艺，在所述半导体衬底100上形成所述栅氧化材料层300a；

步骤S130，在形成所述栅氧化材料层300a的半导体基板上形成栅电极400a；

步骤S140，对所述栅电极400a和所述栅氧化材料层300a进行刻蚀，形成栅极400和栅氧化层300，其中所述栅氧化层300覆盖部分所述反熔丝区130，所述栅极400覆盖所述栅氧化层300，且所述栅氧化层300的有效厚度不大于5nm；

步骤S150，在所述半导体衬底100内形成掺杂区，所述掺杂区位于所述栅极400的侧边。

本实施例中，通过离子注入方式，降低了所述栅氧化层300的有效厚度，从而降低了所述反熔丝结构的编程(崩溃)电压，以解决因编程(崩溃)电压过高对电路其他部分产生高压过冲所导致的可靠性较低的问题，同时提高其在电路中的灵敏度。此外，所述半导体衬底100内形成的掺杂区可能仅包括源极S，也可能仅包括漏极D，还可能同时包括源极S和漏极D，所述源极S和所述漏极D同时存在时，二者分别位于所述栅极400的两侧的所述有源区120内。

请继续参见图2，本实施例中，所述半导体衬底100包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100为P型晶体硅衬底。所述浅沟槽隔离结构110作为隔离结构，为浅沟槽隔离结构110两侧的有源区120形成提供隔离。所述栅极400的形成材料为多晶硅，可以通过化学沉积方式形成，其厚度约为

在其中一个实施例中，所述栅氧化层300的有效厚度为1nm～3nm。可以理解，所述栅氧化层300的有效厚度在1nm～3nm范围内时，可有效降低反熔丝结构的编程(崩溃)电压，同时也不会因栅氧化层300的有效厚度太小容易受到损坏。

在其中一个实施例中，所述利用离子注入工艺和沉积工艺，在所述半导体衬底上形成所述栅氧化材料层300a，包括：

在所述半导体衬底100上形成掩膜层500；

以所述掩膜层500为掩膜，对所述反熔丝区130内的所述半导体衬底100进行氮离子注入；

通过高温热氧化法形成所述栅氧化材料层300a。

所述掩膜层500可以是氮化硅材料等较硬的掩膜，也可以是光刻胶等较软的掩膜。本实施例中采用光刻胶形成所述掩膜层500，采用涂覆工艺形成的光刻胶的层厚为80nm～500nm。然后，通过光刻工艺在所述光刻胶层形成与所述反熔丝区130的图形匹配的图案，露出所述反熔丝区130内的半导体衬底100以便后续进行氮离子注入工艺。此外，还可以采用化学气相沉积(CVD)工艺沉积氮化硅材料形成所述掩膜层500。氮离子注入半导体衬底100后，与半导体衬底100中的硅发生反应，在半导体衬底100的表面形成氮化硅层或氮氧化硅层，后续在通过高温热氧化法形成所述栅氧化材料层300a的过程中，氮化硅或氮氧化硅会阻止氧原子向半导体衬底100中扩散，从而降低了该区域内栅氧化材料层300a的生长速率，降低了栅氧化层300的物理厚度，其有效厚度也随之降低。由于反熔丝结构的崩溃电压与所述栅氧化层300的有效厚度成正比，因此该反熔丝结构的编程(崩溃)电压也随之降低。

在其中一个实施例中，所述氮离子注入，包括：

将氮气离子化，对所述半导体衬底100进行离子注入。

对所述半导体衬底100进行氮离子注入，在半导体的表面形成氮离子注入区。需注意的，仅对反熔丝区130内的半导体衬底100进行氮离子注入，其它部分的半导体衬底100受到掩膜层500的阻挡不会有氮离子注入。

在其中一个实施例中，在进行所述氮离子注入的过程中，氮离子的注入能量为25～30KeV，注入剂量为5×10¹⁴/cm²～2×10¹⁵/cm²。

可以理解，进行氮离子注入时，氮离子的注入能量越大，注入深度越深，注入浓度越大，将使得后续热氧化工艺中形成氧化硅的速度越慢。本实施例中，氮离子的注入能量为25～30KeV时，可使氮离子恰巧穿过半导体衬底100上方的各个层结构，停留在半导体衬底100的表层，以在半导体衬底100表面形成氮化硅或氮氧化硅。此外，注入剂量为5×10¹⁴/cm²～2×10¹⁵/cm^m时，可形成厚度适中的栅氧化层300，即，既具有较小的编程电压，还不会因厚度太小而容易因受外力遭到损坏。

在其中一个实施例中，所述制作方法还包括：

在所述半导体衬底100上形成所述掩膜层500之前，在所述半导体衬底100上形成牺牲氧化层600。

可以理解，所述浅沟槽隔离结构110中填充有氮化硅材料，所述氮化硅材料的顶面与所述半导体衬底100的顶面齐平。然后利用化学气相沉积工艺，在所述填满氮化硅材料的浅沟槽隔离结构110以及半导体衬底100的表面形成所述牺牲层，可以防止在氮离子注入过程中对所述半导体衬底100造成损伤，并且可以所述牺牲氧化层600为阻挡层去除作为掩膜层500的光刻胶材料。本实施例中，采用氧化硅材料形成所述牺牲氧化层600。以及在去除所述掩膜层500后，去掉所述牺牲氧化层600。

在其中一个实施例中，所述反熔丝结构的制作方法还包括：

在进行所述氮离子注入之后，形成所述栅氧化材料层300a之前，对所述半导体衬底100进行快速退火工艺。

可以理解，在进行所述氮离子注入之后，由于离子注入所造成的损伤区及畸形团，使得迁移率和寿命等半导体参数受到影响。此外，大部分的离子在被注入时并不位于置换位置。为了激活被注入的离子并恢复迁移率与其它材料参数，需要在适当的时间和温度下进行半导体退火。

在其中一个实施例中，对所述栅电极400a和所述栅氧化材料层300a进行刻蚀，形成栅极400和栅氧化层300，具体工艺包括：在所述栅电极400a上涂覆一层光刻胶，然后利用光刻工艺形成栅极400图案，以所述栅极400图案为掩膜，对所述栅极400电极和所述栅极400材料层。

请参见图3，在其中一个实施例中，所述利用离子注入工艺和沉积工艺，在所述半导体衬底上形成所述栅氧化材料层300a，包括：

在所述半导体衬底100上形成氧化硅材料层；

对所述反熔丝区130上方区域内的所述氧化硅材料层进行锗离子注入，形成所述栅氧化材料层300a。

本实施例中，在形成氧化硅材料层后，通过对所述氧化硅材料层进行锗离子注入，在氧化硅材料层与半导体衬底100的接触面之间形成纳米团簇，与纳米团簇有关的缺陷在氧化硅中产生允许被电荷俘获的电子态，从而降低该栅氧化层300的有效厚度，进而降低所述反熔丝结构的编程电压。

在其中一个实施例中，在进行所述锗离子注入的过程中，锗离子的注入能量为12～20KeV，注入剂量为3.5×10¹⁵/cm²～7×10¹⁵/cm²。本实施例中，锗离子的注入剂量由需要形成的纳米团簇密度决定，锗离子的注入能量由形成的栅氧化材料层300a的厚度决定。

在其中一个实施例中，所述反熔丝结构的制作方法还包括：

在进行所述锗离子注入之后，形成所述栅极400之前，对形成有所述栅氧化材料层300a的半导体衬底100进行快速热退火工艺，以激活被注入的锗离子并恢复迁移率与栅氧化材料层300a的其它材料参数。

在其中一个实施例中，所述反熔丝结构的制作方法还包括：

在形成所述栅极400的半导体衬底100上沉积绝缘材料以形成绝缘材料层，所述绝缘材料层覆盖所述半导体衬底100、所述栅极400的顶部以及所述栅极400和所述栅氧化层300的侧壁；

对所述绝缘材料层进行刻蚀，保留覆盖所述栅极400和所述栅氧化层300的侧壁的绝缘层材料，形成侧墙结构700。

本实施例中，利用化学气相沉积工艺沉积一层氮化硅材料，形成所述绝缘材料层；然后，利用干法刻蚀工艺刻蚀掉所述绝缘材料层的顶面和底面时，由于栅极400和山绝缘成的侧壁的几何效应，覆盖所述栅极400和所述栅氧化层300的侧壁的绝缘层材料得以保留，从而形成所述侧墙结构700。

在其中一个实施例中，在所述半导体衬底100内形成掺杂区，具体工艺包括：在栅极400侧边的半导体衬底100(即所述有源区120)内先进行轻掺杂，然后进行退火工艺以使掺杂离子扩散，形成所述源极S和/或漏极D。需注意的是，进行轻掺杂的离子类型与半导体的类型相反。本实施例中采用P型半导体衬底100，因此采用N型掺杂离子，如硼、磷等离子进行轻掺杂。此外，进行轻掺杂所注入的离子，其深度远大于形成栅氧化材料层300a时注入的氮离子，因此可以忽略形成栅氧化材料层300a时注入的氮离子对源极S和漏极D的影响。

综上，本发明提供了一种反熔丝结构及其制作方法。所述制作方法包括：提供半导体衬底100，所述半导体衬底100中具有浅沟槽隔离结构110、有源区120和反熔丝区130；用子离子注入工艺和沉积工艺，在所述半导体衬底100上形成栅氧化材料层300a；在形成所述栅氧化材料层300a的半导体基板上形成栅电极400a；对所述栅电极400a和所述栅氧化材料层300a进行刻蚀，形成栅极400和栅氧化层300，其中所述栅氧化层300覆盖部分所述反熔丝区130，所述栅极400覆盖所述栅氧化层300，且所述栅氧化层300的有效厚度不大于5nm；在所述半导体衬底100内形成源极S和漏极D，所述源极S和所述漏极D分别位于所述栅氧化层300两侧的所述有源区120。本实施例中，通过离子注入方式，降低了所述栅氧化层300的有效厚度，从而降低了所述反熔丝结构的编程(崩溃)电压，以解决因编程(崩溃)电压过高对电路其他部分产生高压过冲所导致的可靠性较低的问题。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种反熔丝结构的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底中具有浅沟槽隔离结构、有源区和反熔丝区；

利用离子注入工艺和沉积工艺，在所述半导体衬底上形成栅氧化材料层；

在所述栅氧化材料层上形成栅电极；

对所述栅电极和所述栅氧化材料层进行刻蚀，形成栅极和栅氧化层，所述栅极覆盖所述栅氧化层，且所述栅氧化层的有效厚度不大于5nm；

在所述半导体衬底内形成掺杂区，所述掺杂区位于所述栅极的侧边。

2.如权利要求1所述的制作方法，其特征在于，所述栅氧化层的有效厚度为1nm～3nm。

3.如权利要求1所述的制作方法，其特征在于，利用所述离子注入工艺和所述沉积工艺，在所述半导体衬底上形成所述栅氧化材料层，包括：

在所述半导体衬底上形成掩膜层；

以所述掩膜层为掩膜，对所述反熔丝区内的所述半导体衬底进行氮离子注入；

通过高温热氧化法形成所述栅氧化材料层。

4.如权利要求3所述的制作方法，其特征在于，所述氮离子注入，包括：

将氮气离子化，对所述半导体衬底进行离子注入。

5.如权利要求3或4所述的制作方法，其特征在于，在进行所述氮离子注入的过程中，氮离子的注入能量为25～30KeV，注入剂量为5×10¹⁴/cm²～2×10¹⁵/cm²。

6.如权利要求3所述的制作方法，其特征在于，还包括：

在所述半导体衬底上形成所述掩膜层之前，在所述半导体衬底上形成牺牲氧化层。

7.如权利要求3所述的制作方法，其特征在于，还包括：

在进行所述氮离子注入之后，形成所述栅氧化材料层之前，对所述半导体衬底进行快速退火工艺。

8.如权利要求1所述的制作方法，其特征在于，利用所述离子注入工艺和所述沉积工艺，在所述半导体衬底上形成所述栅氧化材料层，包括：

在所述半导体衬底上形成氧化硅材料层；

对所述反熔丝区上方区域内的所述氧化硅材料层进行锗离子注入，形成所述栅氧化材料层。

9.如权利要求8所述的制作方法，其特征在于，在进行所述锗离子注入的过程中，氮离子的注入能量为12～20KeV，注入剂量为3.5×10¹⁵/cm²～7×10¹⁵/cm²。

10.如权利要求8或9所述的制作方法，其特征在于，还包括：

在进行所述锗离子注入之后，形成所述栅极之前，对形成有所述栅氧化材料层的半导体衬底进行快速热退火工艺。

11.如权利要求1所述的制作方法，其特征在于，还包括：

在形成所述栅极的半导体衬底上沉积绝缘材料以形成绝缘材料层，所述绝缘材料层覆盖所述半导体衬底、所述栅极的顶部以及所述栅极和所述栅氧化层的侧壁；

对所述绝缘材料层进行刻蚀，保留覆盖所述栅极和所述栅氧化层的侧壁的绝缘层材料，形成侧墙结构。

Images