JPS588590B2 - ショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は，ショットキ障壁ゲート型電界効果トランジス
タの製造方法に関する。

ショットキ障壁ゲート型電界効果トランジスタ（以下単
にＦＥＴと略す）の高周波特性は、相互コンダクタンス
を高めるか、カットオフ周波数を上げるか、あるいはシ
リーズ抵抗を下げるかの何れかにより改善される。

相互コンダクタンスやカットオフ周波数はチャンネル長
に、又シリーズ抵抗はソース、ドレイン間隔に夫々依存
し、従ってＦＥＴの高周波特性改善のためにはチャンネ
ル長やソース、ドレイン間隔を短くすることが必要であ
る。

然るに従来のＦＥＴの構造では、その製造上の加工精度
、特にフォトレジストの加工精度によってチャンネル長
やソース、ドレイン間隔の短縮が制限されてしまう。

第１図に示す如く、従来の此種ＦＥＴの典型的な構造は
、半絶縁性砒化ガリウム基体１上に形成された比較的低
い濃度を有するＮ型導電層２と、該層に形成され、該層
と同導電型を有するソース領域３及びドレイン領域４と
、該各領域上のソース電極５及びドレイン電極６と、導
電層２と接触してショットキ障壁を形成するゲート電極
７とからなり、ゲート電極７に負の電圧を印加すること
によってゲート電極下に空乏層が拡がり、この空乏層に
よってソース、ドレイン間のチャンネル容量が制御され
るものである。

斯るＦＥＴに於て、その高周波特性を改善するためには
ゲート電極７の長さを小さくしてチャンネル長Ｌを小さ
くし、あるいはソース領域３及びドレイン領域４を近接
させで、ソース、ドレイン間隔Ｗを短くすることが必要
とされる。

しかし、ゲート電極７を含め各電極の形成には電極金属
の選択エッチング手法が使用され、又ソース領域３やド
レイン領域４の形成には選択拡散手法が使用されるのが
常であり、選択エッチング手法や選択拡散手法には何れ
もフォトレジスト加工が必要となるので、チャンネル長
Ｌやソース、ドレイン間隔Ｗはフォトレジスト加工精度
によつてその短縮が制限される。

例えばフォトレジスト加工精度は約２μであるからチャ
ンネル長Ｌや、ソース領域３とゲート電極７との距離あ
るいはゲート電極７とドレイン領域４との距離は何れも
２μ以下にすることは困難である。

本発明はこのような難点に鑑みて為されたものであって
、チャンネル長はフォトレジスト加工精度と同程度に留
まるが、ソース領域とゲート電極間距離及びゲート電極
とドレイン領域間距離がフォトレジスト加工精度以下に
まで短縮される新しい方法を提供するものである。

第２図〜第７図は本発明方法を工程順に示した要部の断
面図であって、本発明の第１の工程は第２図に示す如く
、半絶縁注砒化ガリウム基体１０上にＮ型砒化ガ１１ウ
ム層から成る導電層１１を形成するところにある。

この導電層１１の濃度は〔５〜１０×１０１６／ｃｍ３
〕、厚みは約０．３μで、例えばエピタキシャル成長技
術に依り形成される。

第３図は本発明の第２の工程を示しており、導電層１１
に所定の間隔、具体的には第１図に示したソース、ドレ
イン間隔Ｗに該当する間隔を設けてＮ型高濃度のソース
、ドレイン各領域１２、１３を形成するところにあり、
その形成には選択拡散技術が用いられる。

第４図は本発明の第３の工程であり、ソース、ドレイン
各領域１２、１３にこれ等の各領域とオーミツクコンタ
クトを為す材料、例えば金−ゲルマニウム合金から成る
ソース、ドレイン各電極１４、１５を形成すると同時に
導電層１１上の各電極１４．１５とは互に離れた位置に
この導電層１１と接してショットキ障壁を形成するモリ
ブデンから成るゲート電極１６を形成するところにある
。

本発明の第４の工程は第５図に示す如く、ソース、ドレ
イン各電極１４．１５及びゲート電極１６に依って覆わ
れていない露出導電層１１表面から導電層１１に注入す
る事に依ってその注入領域を非晶質とするアルゴン等の
不活性イオン１７を注入して露出導電層１１を非晶質領
域１８，１９とするところにある。

この非晶質領域１８，１９の厚みは不活性イオン１７の
注入時の加速電圧に依って制御されるが、好ましくは０
．１μ程度であり、またその注入量は非晶質を形成し易
い１０１４／ｃｍ３程度が好適である。

本発明の第５の工程は第６図に示す如く、非晶質領域１
８，１９をエッチング除去して露出領域２０，２１を得
るところにあるが、このエッチング工程は上記の条件で
アルゴンイオンを注入した場合、硫酸系のエッチング液
、例えば、 Ｈ２ ＳＯ４：Ｈ２０２：ＥＨ２Ｏ＝１：１：１００の
混液に投入する事に依って非晶質領域１８，１９は非晶
質化しでいない導電層１１に比して約２倍のエッチング
速度でエッチングされ、しかもエッチング形状は単結晶
砒化ガリウムをエッチングした場合に生じるような結晶
面方向性をもたない。

従って装置全体を砒化ガリウムに対するエッチング液に
投入することにより非晶質領域１８．１９を選択的にエ
ッチング除去でき，しかもその形状は各電極１４，１５
．１６のパターンに応じたものが得られる。

尚、この露出領域２０，２１の深さは非晶質領域１８，
１９の厚さに略等しく０．１μ程度である。

本発明の最終工程は、この露出領域２０，２１にＮ型不
純物を選択イオン注入した後、熱処理する事に依ってＮ
型の高不純物濃度のソース延長領域２２及びドレイン延
長領域２３を得るところにある（第７図）。

この各延長領域２２，２３は夫々ソース１２とゲート電
極１６の直下との間、及びゲート電極１６の直下とドレ
イン１３との間に夫夫位置し、第７図からも明らかな如
く、この各延長領域２２，２３とゲート電極１６との実
質的な距離は、不活性イオン１７の注入深さに該当し、
上記した例であれば０．１μに設定する事が出来る。

そしてこの実質的なチャンネル長はフォトレジストの加
工精度には関係なく、フォトレジスト加工精度より格段
に高精度で制御出来るイオン注入技術に依って制御され
る。

本発明は以上の説明から明らかな如く、イオン注入法に
依って不活姓イオンを注入して非晶質領域と為し、その
非晶質領域をエッチング除去する手法を用いでＦＥＴの
実質的なチャンネル長を規定しでいるので、フォトレジ
ストの加工精度より高い精度を示すイオン注入技術が用
い得、ＦＥＴの高周波特性の改善を図る事が出来る。

【図面の簡単な説明】

第１図は従来のＦＥＴを示す断面図、第２図乃至第７図
は本発明方法を工程順に示した断面図であって、１１は
導電層、１２，１３はソース、ドレイン領域、１６はゲ
ート電極、１８，１９は非品質領域、２２，２３はソー
ス、ドレイン延長領域、を夫々示している。

Claims (1)

【特許請求の範囲】
1. １ 一導電型低濃度導電層に所定の間隔を設けて同導電
   型高濃度のソース，ドレイン各領域を形成する工程、該
   ソース、ドレイン各領域上にソース、ドレイン各電極を
   、またソース、ドレイン各領域間で該両領域とは離れた
   位置に上記導電層と接してショットキ障壁を形成する材
   料から成るゲート電極を夫々形成する工程、これ等の電
   極に依って覆われていない導電層の表面からの一部に該
   導電層に注入する事に依ってその導電層を非品質とする
   イオンを注入する工程、該非品質領域をエッチング除去
   した後、そのエッチングに依って露出した導電層の表面
   から同導電型の不純物を導入してソース、ドレイン各領
   域とゲート電極位置との間に高濃度の一導電型延長領域
   を形成する工程、とから成るショットキ障壁ゲート型電
   界効果トランジスタの製造方法。