JPH0212927A - Mes fetの製造方法 - Google Patents
Mes fetの製造方法Info
- Publication number
- JPH0212927A JPH0212927A JP63163968A JP16396888A JPH0212927A JP H0212927 A JPH0212927 A JP H0212927A JP 63163968 A JP63163968 A JP 63163968A JP 16396888 A JP16396888 A JP 16396888A JP H0212927 A JPH0212927 A JP H0212927A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- melting point
- high melting
- active layer
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 8
- 230000008018 melting Effects 0.000 abstract description 24
- 238000002844 melting Methods 0.000 abstract description 24
- 150000002736 metal compounds Chemical class 0.000 abstract description 18
- 229940126214 compound 3 Drugs 0.000 abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 6
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011261 inert gas Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000003870 refractory metal Substances 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000001451 molecular beam epitaxy Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、MES FETの製造方法に関するもので
、特にしきい値電圧の異なるMES FETを同一の
基板上に形成する集積回路装置に使用されるものである
。
、特にしきい値電圧の異なるMES FETを同一の
基板上に形成する集積回路装置に使用されるものである
。
(従来の技術)
一般にMES FET、たとえば
GaAs MES FETのチャネル活性層は、1
00rv以下と薄いので層厚の変化はしきい値電圧のレ
ベルに直接影響する。また、前記MES FETのデ
ィジタル回路におけるダイナミックレンジ(論理振幅)
は小さいので、素子間におけるしきい値電圧のバラツキ
は、±50〜±100mVと極めて狭い許容範囲が要求
されている。これらの要求を制御性よく満たすためには
、第一にチャネル活性層の不純物濃度の分布及びその層
厚を常に一定で均一にすること、第二にチャネル活性層
とゲート電極との界面において、常に安定したショット
キーバリヤ特性を得ることが重要である。
00rv以下と薄いので層厚の変化はしきい値電圧のレ
ベルに直接影響する。また、前記MES FETのデ
ィジタル回路におけるダイナミックレンジ(論理振幅)
は小さいので、素子間におけるしきい値電圧のバラツキ
は、±50〜±100mVと極めて狭い許容範囲が要求
されている。これらの要求を制御性よく満たすためには
、第一にチャネル活性層の不純物濃度の分布及びその層
厚を常に一定で均一にすること、第二にチャネル活性層
とゲート電極との界面において、常に安定したショット
キーバリヤ特性を得ることが重要である。
従来、これらの要求を満足させる何効な手段としては、
チャネル活性層に原子層レベルで制御堆積したエピタキ
シャル活性層を用いるMES FETの製造方法が知
られている。このMES FETの製造方法には、た
とえば本出願人による特願昭61−104693号に記
載されたものがある。以下、この製造方法について第2
図(a)、(b)を参照しつつ説明する。
チャネル活性層に原子層レベルで制御堆積したエピタキ
シャル活性層を用いるMES FETの製造方法が知
られている。このMES FETの製造方法には、た
とえば本出願人による特願昭61−104693号に記
載されたものがある。以下、この製造方法について第2
図(a)、(b)を参照しつつ説明する。
まず、(a)図に示すように、原子層レベルで制御する
結晶成長技術により、半絶縁性GaAs基板ll上に、
チャネル活性層となる一導電型のGaAsエピタキシャ
ル層12を形成する。
結晶成長技術により、半絶縁性GaAs基板ll上に、
チャネル活性層となる一導電型のGaAsエピタキシャ
ル層12を形成する。
続いて、前記原子層レベルで制御する結晶成長技術によ
り、前記エピタキシャル層12の表面全域にわたって、
ショットキーゲート電極となる第1の金属膜13を積層
する。次に、(b)図に示すように、たとえばレジスト
膜14をマスクにして、高濃度の一導電型不純物を選択
的にイオン注入する。
り、前記エピタキシャル層12の表面全域にわたって、
ショットキーゲート電極となる第1の金属膜13を積層
する。次に、(b)図に示すように、たとえばレジスト
膜14をマスクにして、高濃度の一導電型不純物を選択
的にイオン注入する。
そして、少なくとも前記第1の金属膜13を前記エピタ
キシャル層12に被着した状態で活性化アニルを施し、
ソース又はドレイン領域としての拡散層領域15を形成
する。
キシャル層12に被着した状態で活性化アニルを施し、
ソース又はドレイン領域としての拡散層領域15を形成
する。
上述した製造方法では、前記チャネル活性層として、た
とえば分子線エピタキシー(Molecular Be
am Epitaxy、以下MBEという)や有機金属
化合物を用いる分子線エピタキシャル法(Metalo
rganic Mo1ecular BeaIIEpi
taxy。
とえば分子線エピタキシー(Molecular Be
am Epitaxy、以下MBEという)や有機金属
化合物を用いる分子線エピタキシャル法(Metalo
rganic Mo1ecular BeaIIEpi
taxy。
以下MO−MBEという)や有機金属化合物を用いる化
学気相成長法(Metalorganlc Chell
icalVapor Dlposltion、以下MO
−CVDという)などの原子層レベルで制御堆積したエ
ピタキシャル活性層を用いている。よって、半絶縁性G
aAs基板にイオン注入してチャネル活性層を形成する
場合の結晶破壊や注入イオンの低活性化率に起因する電
子移動度の低下がほとんどなくなる。チャネリングや注
入されたイオンの複雑な動き等によって生じるチャネル
活性層の厚さと不純物濃度分布の不安定性は大幅に改善
される。チャネル活性層の不純物濃度が厚さ方向に均一
あるいは均一に近い分布となることにより、MES
FETの相互コンダクタンスを増大することができ、な
お−層の高速性を引出すことができるなどの利点がある
。また、前記分子線エピタキシー等の方法で形成したチ
ャネル活性層表面に、この方法と同じ技術を用いて、引
き続き超高真空中でショットキーメタルを積み重ねてい
る。よって、前記チャネル活性層とゲート電極層の界面
には異物質等の汚染物が介在せず、不安定な界面準位も
大幅に・減少し、常に安定した特性のショットキーバリ
ヤが得られる。したがって、常に一定なチャネル活性層
が形成できると共に、素子間のしきい値電圧のバラツキ
を小さく制御できる利点がある。
学気相成長法(Metalorganlc Chell
icalVapor Dlposltion、以下MO
−CVDという)などの原子層レベルで制御堆積したエ
ピタキシャル活性層を用いている。よって、半絶縁性G
aAs基板にイオン注入してチャネル活性層を形成する
場合の結晶破壊や注入イオンの低活性化率に起因する電
子移動度の低下がほとんどなくなる。チャネリングや注
入されたイオンの複雑な動き等によって生じるチャネル
活性層の厚さと不純物濃度分布の不安定性は大幅に改善
される。チャネル活性層の不純物濃度が厚さ方向に均一
あるいは均一に近い分布となることにより、MES
FETの相互コンダクタンスを増大することができ、な
お−層の高速性を引出すことができるなどの利点がある
。また、前記分子線エピタキシー等の方法で形成したチ
ャネル活性層表面に、この方法と同じ技術を用いて、引
き続き超高真空中でショットキーメタルを積み重ねてい
る。よって、前記チャネル活性層とゲート電極層の界面
には異物質等の汚染物が介在せず、不安定な界面準位も
大幅に・減少し、常に安定した特性のショットキーバリ
ヤが得られる。したがって、常に一定なチャネル活性層
が形成できると共に、素子間のしきい値電圧のバラツキ
を小さく制御できる利点がある。
しかしながら、上述した製造方法では
MES FETのチャネル活性層として、原子層レベ
ルで制御堆積したエピタキシャル活性層のみしか利用で
きなかったため、しきい値電圧が同一のものしか作れな
かった。このため、しきい値電圧の異なるMES F
ETを必要とする集積回路装置には利用することが困難
であり、汎用性が低いという欠点があった。
ルで制御堆積したエピタキシャル活性層のみしか利用で
きなかったため、しきい値電圧が同一のものしか作れな
かった。このため、しきい値電圧の異なるMES F
ETを必要とする集積回路装置には利用することが困難
であり、汎用性が低いという欠点があった。
(発明が解決しようとする課題)
このように、従来のMES FETの製造方法では、
しきい値電圧のバラツキが少ないMES FETが得
られる反面、このMES FETはしきい値電圧が同
一のものしか作れなかった。したがって、集積回路装置
として利用するには汎用性が低いという欠点があった。
しきい値電圧のバラツキが少ないMES FETが得
られる反面、このMES FETはしきい値電圧が同
一のものしか作れなかった。したがって、集積回路装置
として利用するには汎用性が低いという欠点があった。
よって、本発明の目的は、しきい値電圧の異なるMES
FETを同一基板に作れ、集積回路装置として広範
囲に応用が可能なMES FETの製造方法を提供す
ることである。
FETを同一基板に作れ、集積回路装置として広範
囲に応用が可能なMES FETの製造方法を提供す
ることである。
[発明の構成]
(課題を解決するための手段とその作用)上記目的を達
成するために、本発明の MES FETの製造方法では、原子層レベルで制御
する結晶成長技術により、半絶縁性基板上に第1のチャ
ネル活性層となる一導電型のエピタキシャル層を形成す
る。続いて、前記原子層レベルで制御する結晶成長技術
により前記エピタキシャル層の表面全域にわたってショ
ットキーゲート電極となる金属膜を形成する。その後、
前記金属膜を透過して不純物を選択的にイオン注入し、
第2のチャネル活性層を形成している。
成するために、本発明の MES FETの製造方法では、原子層レベルで制御
する結晶成長技術により、半絶縁性基板上に第1のチャ
ネル活性層となる一導電型のエピタキシャル層を形成す
る。続いて、前記原子層レベルで制御する結晶成長技術
により前記エピタキシャル層の表面全域にわたってショ
ットキーゲート電極となる金属膜を形成する。その後、
前記金属膜を透過して不純物を選択的にイオン注入し、
第2のチャネル活性層を形成している。
このようなMES FETの製造方法によれば、金属
膜を形成した後、この金属膜を透過して不純物を選択的
にイオン注入している。すなわち、この不純物の濃度や
イオン注入の深さを適当に選ぶことによって、原子層レ
ベルで制御堆積するエピタキシャル層からなる第1のチ
ャネル活性層とは別に第2のチャネル活性層を形成でき
る。したがって、しきい値電圧の異なるMES FE
Tを同一基板に形成でき、種々の集積回路装置に適用す
ることができる。
膜を形成した後、この金属膜を透過して不純物を選択的
にイオン注入している。すなわち、この不純物の濃度や
イオン注入の深さを適当に選ぶことによって、原子層レ
ベルで制御堆積するエピタキシャル層からなる第1のチ
ャネル活性層とは別に第2のチャネル活性層を形成でき
る。したがって、しきい値電圧の異なるMES FE
Tを同一基板に形成でき、種々の集積回路装置に適用す
ることができる。
(実施例)
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第1図(a)〜(h)は、本発明の
MES FETの製造工程を順次示したものである。
まず、(a)図に示すように、比抵抗が107 [Ωc
ab]以上の半絶縁性GaAs基板l上1、:MBES
MO−MBE又はMO−CvDの結晶成長装置を用いて
、厚さ1100n以下のn型GaAsエピタキシャル層
2を、超高真空中で原子面を一枚ずつ積み重ねる技術に
より形成する。
ab]以上の半絶縁性GaAs基板l上1、:MBES
MO−MBE又はMO−CvDの結晶成長装置を用いて
、厚さ1100n以下のn型GaAsエピタキシャル層
2を、超高真空中で原子面を一枚ずつ積み重ねる技術に
より形成する。
ドナー濃度は、前記エピタキシャル層2の厚さとしきい
値電圧の目標から決められるが、10′5ないし10”
a t oms/Cm2の範囲内ニ設定すレる。次に、
(b)図に示すように、連続して前記エピタキシャル層
2上に前記結晶成長装置を用いて、厚さ100 rv以
下の高融点金属又は高融点金属化合物(たとえばWS
t、WN)3を、超高真空中で原子面を一枚ずつ積み重
ねる技術により形成する。この高融点金属又は高融点金
属化合物3は、後工程においてショットキーゲート電極
となる。次に、(C)図に示すように、前記高融点金属
又は高融点金属化合物3を透過して、不純物を前記エピ
タキシャル層2中又は前記エピタキシャル層2と前記基
板1の両方にまたがって選択的にイオン注入し、イオン
注入層4を形成する。この際、前記不純物としてSiイ
オンを打ち込めば濃度は濃くなり、しきい値電圧は深く
、負側ヘシフトしたチャネル活性層が形成される。一方
、ZnイオンやBイオンを打ち込めば、n型を補償して
濃度が薄くなり、しきい値電圧は浅く、正側ヘシフトし
たチャネル活性層が形成される。その後、前記高融点金
属又は高融点金属化合物3をキャップ(保護膜)にして
、アルシン(A8H3)又は不活性ガス雰囲気中でアニ
ールを行なう。必要があれば、前記高融点金属又は高融
点金属化合物3とその上を覆ってプラズマCVD法又は
CVD法により形成する絶縁膜(たとえば5i02、P
SG%5iNSSiON)をキャップにしてもよい。次
に、(d)図に示すように、前記高融点金属又は高融点
金属化合物3、前記エピタキシャル層2及び前記基板1
を順次、選択的にエツチングして、深さ200〜500
t++sの分離溝5を形成する。その後、必要に応じ
て前記分離溝5に絶縁物6を埋め込む。次に、(e)図
に示すように、前記高融点金属又は高融点金属化合物3
上に、この高融点金属又は高融点金属化合物3とは別の
高融点金属又は高融点金属化合物(たとえばM o 。
値電圧の目標から決められるが、10′5ないし10”
a t oms/Cm2の範囲内ニ設定すレる。次に、
(b)図に示すように、連続して前記エピタキシャル層
2上に前記結晶成長装置を用いて、厚さ100 rv以
下の高融点金属又は高融点金属化合物(たとえばWS
t、WN)3を、超高真空中で原子面を一枚ずつ積み重
ねる技術により形成する。この高融点金属又は高融点金
属化合物3は、後工程においてショットキーゲート電極
となる。次に、(C)図に示すように、前記高融点金属
又は高融点金属化合物3を透過して、不純物を前記エピ
タキシャル層2中又は前記エピタキシャル層2と前記基
板1の両方にまたがって選択的にイオン注入し、イオン
注入層4を形成する。この際、前記不純物としてSiイ
オンを打ち込めば濃度は濃くなり、しきい値電圧は深く
、負側ヘシフトしたチャネル活性層が形成される。一方
、ZnイオンやBイオンを打ち込めば、n型を補償して
濃度が薄くなり、しきい値電圧は浅く、正側ヘシフトし
たチャネル活性層が形成される。その後、前記高融点金
属又は高融点金属化合物3をキャップ(保護膜)にして
、アルシン(A8H3)又は不活性ガス雰囲気中でアニ
ールを行なう。必要があれば、前記高融点金属又は高融
点金属化合物3とその上を覆ってプラズマCVD法又は
CVD法により形成する絶縁膜(たとえば5i02、P
SG%5iNSSiON)をキャップにしてもよい。次
に、(d)図に示すように、前記高融点金属又は高融点
金属化合物3、前記エピタキシャル層2及び前記基板1
を順次、選択的にエツチングして、深さ200〜500
t++sの分離溝5を形成する。その後、必要に応じ
て前記分離溝5に絶縁物6を埋め込む。次に、(e)図
に示すように、前記高融点金属又は高融点金属化合物3
上に、この高融点金属又は高融点金属化合物3とは別の
高融点金属又は高融点金属化合物(たとえばM o 。
TaSi、WN)7をスパッタ法やCVD法等により堆
積形成する。なお、前記高融点金属又は高融点金属化合
物7は、前記高融点金属又は高融点金属化合物3に比べ
てRIEによるエツチング率の大きいものを選ぶのが後
工程において有利である。たとえば、前記高融点金属又
は高融点金属化合物3にWN、前記高融点金属又は高融
点金属化合物7にMoを組み合わせる。次に、(f)図
に示すように、前記高融点金属又は高融点金属化合物7
上に、プラズマCVD法によるシリコン窒化膜やCVD
法によるシリコン酸化膜などの絶縁膜8を堆積形成する
。そして、前記絶縁膜8を選択的にパターニングした後
、前記絶縁膜8のパターンをマスクにして、RIEによ
り前記高融点金属又は高融点金属化合物7のみをエツチ
ングしゲート電極を加工する。次に、(g)図に示すよ
うに、このゲート電極をマスクにして、セルフアライメ
ントによりSiイオンをイオン注入する。その後、プラ
ズマCVD法又はCVD法により、絶縁膜(たとえば5
i02.PSG、SiN、5iON)9を全面に堆積形
成し、この絶縁膜9をキャップにしてアルシン又は不活
性ガス雰囲気中でア二ルを施す。そして、ソース又はド
レイン領域としての拡散層領域IOを形成する。次に、
(h)図に示すように、前記絶縁膜8,9を除去した後
、ゲート電極加工された前記高融点金属又は高融点金属
化合物7をマスクに、RIEにより前記高融点金属又は
高融点金属化合物3をゲート電極加工し、ゲート電極を
仕上げる。次に、図示しないが、前記ソース又はドレイ
ン領域としての拡散層領域10にオーミック接触するA
uGe系列のオーミックメタルを被着し、ソース電極及
びドレイン電極を形成し、配線工程等を施してGaAs
MES FETを完成する。
積形成する。なお、前記高融点金属又は高融点金属化合
物7は、前記高融点金属又は高融点金属化合物3に比べ
てRIEによるエツチング率の大きいものを選ぶのが後
工程において有利である。たとえば、前記高融点金属又
は高融点金属化合物3にWN、前記高融点金属又は高融
点金属化合物7にMoを組み合わせる。次に、(f)図
に示すように、前記高融点金属又は高融点金属化合物7
上に、プラズマCVD法によるシリコン窒化膜やCVD
法によるシリコン酸化膜などの絶縁膜8を堆積形成する
。そして、前記絶縁膜8を選択的にパターニングした後
、前記絶縁膜8のパターンをマスクにして、RIEによ
り前記高融点金属又は高融点金属化合物7のみをエツチ
ングしゲート電極を加工する。次に、(g)図に示すよ
うに、このゲート電極をマスクにして、セルフアライメ
ントによりSiイオンをイオン注入する。その後、プラ
ズマCVD法又はCVD法により、絶縁膜(たとえば5
i02.PSG、SiN、5iON)9を全面に堆積形
成し、この絶縁膜9をキャップにしてアルシン又は不活
性ガス雰囲気中でア二ルを施す。そして、ソース又はド
レイン領域としての拡散層領域IOを形成する。次に、
(h)図に示すように、前記絶縁膜8,9を除去した後
、ゲート電極加工された前記高融点金属又は高融点金属
化合物7をマスクに、RIEにより前記高融点金属又は
高融点金属化合物3をゲート電極加工し、ゲート電極を
仕上げる。次に、図示しないが、前記ソース又はドレイ
ン領域としての拡散層領域10にオーミック接触するA
uGe系列のオーミックメタルを被着し、ソース電極及
びドレイン電極を形成し、配線工程等を施してGaAs
MES FETを完成する。
このような製造方法によれば、金属膜を形成した後、こ
の金属膜を透過して不純物をエピタキシャル層中又は前
記エピタキシャル層と半絶縁性基板にまたがって選択的
にイオン注入している。
の金属膜を透過して不純物をエピタキシャル層中又は前
記エピタキシャル層と半絶縁性基板にまたがって選択的
にイオン注入している。
すなわち、この不純物の濃度やイオン注入の深さを適当
に選ぶことによって、原子層レベルで制御堆積するエピ
タキシャル層からなる第1のチャネル活性層とは別に第
2のチャネル活性層を形成できる。したがって、しきい
値電圧の異なるMES FETを同一基板に作ること
ができ、たとえば相互コンダクタンスの大きな出力バッ
ファー用の高出力MES FETを形成することがで
きる。また、上記実施例において、EタイプのMES
FETにおける浅くて濃度の薄いチャネル活性層をn
型GaAsエピタキシャル層とし、DタイプのMES
FETにおける深くて濃度の濃いチャネル活性層、を
、前記エピタキシャル層にSLイオンをイオン注入して
得られるイオン注入層とすれば、高集積で低消費電力を
実現するための基本ロジックであるD CF L (D
irect CoupledPET Logic)を形
成でき、集積回路装置を容易に実現することができる。
に選ぶことによって、原子層レベルで制御堆積するエピ
タキシャル層からなる第1のチャネル活性層とは別に第
2のチャネル活性層を形成できる。したがって、しきい
値電圧の異なるMES FETを同一基板に作ること
ができ、たとえば相互コンダクタンスの大きな出力バッ
ファー用の高出力MES FETを形成することがで
きる。また、上記実施例において、EタイプのMES
FETにおける浅くて濃度の薄いチャネル活性層をn
型GaAsエピタキシャル層とし、DタイプのMES
FETにおける深くて濃度の濃いチャネル活性層、を
、前記エピタキシャル層にSLイオンをイオン注入して
得られるイオン注入層とすれば、高集積で低消費電力を
実現するための基本ロジックであるD CF L (D
irect CoupledPET Logic)を形
成でき、集積回路装置を容易に実現することができる。
C発明の効果]
以上、説明したように本発明によれば次のような効果を
奏する。
奏する。
原子層レベルで制御堆積したエピタキシャル活性層に、
不純物をイオン注入して形成するチャネル活性層は、半
絶縁性GaAs基板にイオン注入して形成するチャネル
活性層に比べて、不純物のドーズ量が少なくてすむため
、注入イオンによる種々の悪影響が軽減される。
不純物をイオン注入して形成するチャネル活性層は、半
絶縁性GaAs基板にイオン注入して形成するチャネル
活性層に比べて、不純物のドーズ量が少なくてすむため
、注入イオンによる種々の悪影響が軽減される。
チャネル活性層とゲート電極層が、連続して超高真空の
中で形成されるため、安定した特性のショットキーバリ
ヤが得られる。これは、MES FETのしきい値電
圧のバラツキを小さく制御できるため、歩留まりや再現
性のよい集積回路を実現するための必須の要件となって
いる。
中で形成されるため、安定した特性のショットキーバリ
ヤが得られる。これは、MES FETのしきい値電
圧のバラツキを小さく制御できるため、歩留まりや再現
性のよい集積回路を実現するための必須の要件となって
いる。
これらの技術により、しきい値電圧の異なるMES
FETを同一基板に作れ、種々の集積回路装置に応用が
可能となり、たとえば出力バッファー用の高出力MES
FETや基本ロジックであるDFCLなどを搭載し
た集積回路装置を提供できる。
FETを同一基板に作れ、種々の集積回路装置に応用が
可能となり、たとえば出力バッファー用の高出力MES
FETや基本ロジックであるDFCLなどを搭載し
た集積回路装置を提供できる。
第1図は本発明の一実施例に係わる
MES FETの製造方法について説明するための断
面図、第2図は従来のMES FETの製造方法につ
いて説明するための断面図である。 l・・・半絶縁性GaAs基板、2・・・n型GaAs
エピタキシャル層(第1のチャネル活性層) 3・・
・高融点金属又は高融点金属化合物、4・・・イオン注
入層(第2のチャネル活性層)。
面図、第2図は従来のMES FETの製造方法につ
いて説明するための断面図である。 l・・・半絶縁性GaAs基板、2・・・n型GaAs
エピタキシャル層(第1のチャネル活性層) 3・・
・高融点金属又は高融点金属化合物、4・・・イオン注
入層(第2のチャネル活性層)。
Claims (1)
- 原子層レベルで制御する結晶成長技術により、半絶縁性
基板上に第1のチャネル活性層となる一導電型のエピタ
キシャル層を形成する工程と、前記原子層レベルで制御
する結晶成長技術により、前記エピタキシャル層の表面
全域にわたってショットキーゲート電極となる金属膜を
形成する工程と、前記金属膜を透過して不純物を選択的
にイオン注入し、第2のチャネル活性層を形成する工程
とを具備することを特徴とするMESFETの製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63163968A JPH07105473B2 (ja) | 1988-06-30 | 1988-06-30 | Mes fetの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63163968A JPH07105473B2 (ja) | 1988-06-30 | 1988-06-30 | Mes fetの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0212927A true JPH0212927A (ja) | 1990-01-17 |
JPH07105473B2 JPH07105473B2 (ja) | 1995-11-13 |
Family
ID=15784240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63163968A Expired - Fee Related JPH07105473B2 (ja) | 1988-06-30 | 1988-06-30 | Mes fetの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07105473B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0332057A (ja) * | 1989-06-29 | 1991-02-12 | Sharp Corp | 化合物半導体増幅装置 |
US5143857A (en) * | 1988-11-07 | 1992-09-01 | Triquint Semiconductor, Inc. | Method of fabricating an electronic device with reduced susceptiblity to backgating effects |
JPH04308522A (ja) * | 1991-04-04 | 1992-10-30 | Kao Corp | 2剤式毛髪処理剤組成物及び毛髪処理方法 |
US5657734A (en) * | 1994-12-13 | 1997-08-19 | Toyota Jidosha Kabushiki Kaisha | Fuel evaporative-gas emission preventing apparatus |
US5722468A (en) * | 1995-04-05 | 1998-03-03 | Toyota Jidosha Kabushiki Kaisha | Evaporative-fuel emission preventing apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01236657A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-06-30 JP JP63163968A patent/JPH07105473B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01236657A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5143857A (en) * | 1988-11-07 | 1992-09-01 | Triquint Semiconductor, Inc. | Method of fabricating an electronic device with reduced susceptiblity to backgating effects |
JPH0332057A (ja) * | 1989-06-29 | 1991-02-12 | Sharp Corp | 化合物半導体増幅装置 |
JPH04308522A (ja) * | 1991-04-04 | 1992-10-30 | Kao Corp | 2剤式毛髪処理剤組成物及び毛髪処理方法 |
JP2516284B2 (ja) * | 1991-04-04 | 1996-07-24 | 花王株式会社 | 2剤式毛髪処理剤組成物及び毛髪処理方法 |
US5657734A (en) * | 1994-12-13 | 1997-08-19 | Toyota Jidosha Kabushiki Kaisha | Fuel evaporative-gas emission preventing apparatus |
US5722468A (en) * | 1995-04-05 | 1998-03-03 | Toyota Jidosha Kabushiki Kaisha | Evaporative-fuel emission preventing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH07105473B2 (ja) | 1995-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4546540A (en) | Self-aligned manufacture of FET | |
US4343082A (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
US5041393A (en) | Fabrication of GaAs integrated circuits | |
US4583105A (en) | Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage | |
US4452646A (en) | Method of making planar III-V compound device by ion implantation | |
JPS63263770A (ja) | GaAs MESFET及びその製造方法 | |
EP0201873A2 (en) | A method of the production of a metal semiconductor field effect transistor and said transistor | |
JPH0259624B2 (ja) | ||
JPH03774B2 (ja) | ||
USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
US5192701A (en) | Method of manufacturing field effect transistors having different threshold voltages | |
JPH0212927A (ja) | Mes fetの製造方法 | |
KR930000603B1 (ko) | 반도체장치 및 그 제조방법 | |
WO1982001619A1 (en) | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith | |
GB2074374A (en) | Method of making field effect transistors | |
EP0528596A1 (en) | Method for making field effect devices with ultra-short gates and devices made thereby | |
JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
GB2239557A (en) | High electron mobility transistors | |
JPH02134828A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタの製造方法 | |
JPS59222966A (ja) | 半導体装置 | |
JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
JPS6143443A (ja) | 半導体装置の製造方法 | |
JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
JPH06204259A (ja) | 化合物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |