JPS59194475A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS59194475A JPS59194475A JP6854783A JP6854783A JPS59194475A JP S59194475 A JPS59194475 A JP S59194475A JP 6854783 A JP6854783 A JP 6854783A JP 6854783 A JP6854783 A JP 6854783A JP S59194475 A JPS59194475 A JP S59194475A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- metal
- melting point
- field effect
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 abstract description 14
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract 2
- 229910052733 gallium Inorganic materials 0.000 abstract 2
- 238000000034 method Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は砒化ガリウムなどの化合物半導体を用いた集
積回路を構成する基本トランジスタ素子としての電界効
果トランジスタに関するものである。
積回路を構成する基本トランジスタ素子としての電界効
果トランジスタに関するものである。
近年に至って、高速、低消費電力動作の可能性と期待と
から、砒化ガリウムなどの化合物半導体を用いた集積回
路のための種々の検討がなされており、特に砒化ガリウ
ムを用いた集積回路については、低消費電力を考慮する
とき、その基本トランジスタ素子として、エンハンスメ
ン上形トランジスタが有望視されている。しかし乍らこ
のエンハンスメント形トランジスタの場合は、そのチャ
ネル厚みが極めて薄く、しかもこれを適用する砒化ガリ
ウム半導体では、表面空乏層の効果のために、ソース・
ゲート、およびドレイン・ゲート間の抵抗が大きくなる
という欠点があった。そしてこの欠点を避けるために、
小規模、中規模程度の砒化ガリウム集積回路にあっては
、ゲート電極下を堀り込み、かつこれにリフトオフ手段
を併用した、いわゆる堀り込みリフトオフ法が利用され
ている。しかし一方では大規模集積回路に向けて、製造
工程の乾式化が集積回路素子の均一性、再現性という歩
留りの観点から要請されており、このような堀９込みリ
フトオフ法以外での大規模集積回路に適した基本トラン
ジスタの構造が検討されている現状にある。
から、砒化ガリウムなどの化合物半導体を用いた集積回
路のための種々の検討がなされており、特に砒化ガリウ
ムを用いた集積回路については、低消費電力を考慮する
とき、その基本トランジスタ素子として、エンハンスメ
ン上形トランジスタが有望視されている。しかし乍らこ
のエンハンスメント形トランジスタの場合は、そのチャ
ネル厚みが極めて薄く、しかもこれを適用する砒化ガリ
ウム半導体では、表面空乏層の効果のために、ソース・
ゲート、およびドレイン・ゲート間の抵抗が大きくなる
という欠点があった。そしてこの欠点を避けるために、
小規模、中規模程度の砒化ガリウム集積回路にあっては
、ゲート電極下を堀り込み、かつこれにリフトオフ手段
を併用した、いわゆる堀り込みリフトオフ法が利用され
ている。しかし一方では大規模集積回路に向けて、製造
工程の乾式化が集積回路素子の均一性、再現性という歩
留りの観点から要請されており、このような堀９込みリ
フトオフ法以外での大規模集積回路に適した基本トラン
ジスタの構造が検討されている現状にある。
そこで現在は、砒化ガリウム半導体の大規模集積回路に
適した基本トランジスタ構造として、砒化ガリウムと熱
的に安定なショットキ接合を形成する高融点金属をゲー
トに用い、かっこのゲートをマスクとしてソース、ドレ
イン用の高濃度領域を形成することによシ、ソース・ゲ
ート、およびドレイン・ゲート間の抵抗を下げる、いわ
ゆるセルファジイン方式が取９上けられているが、従来
のセルファライン方式においては、ショットキ接合を形
成する高融点金属の一部が、ソースおよびドレイン用の
高濃度領域に直接接触するために、ゲート耐圧の低下、
およびゲート容量の増加をもたらすという欠点があった
。
適した基本トランジスタ構造として、砒化ガリウムと熱
的に安定なショットキ接合を形成する高融点金属をゲー
トに用い、かっこのゲートをマスクとしてソース、ドレ
イン用の高濃度領域を形成することによシ、ソース・ゲ
ート、およびドレイン・ゲート間の抵抗を下げる、いわ
ゆるセルファジイン方式が取９上けられているが、従来
のセルファライン方式においては、ショットキ接合を形
成する高融点金属の一部が、ソースおよびドレイン用の
高濃度領域に直接接触するために、ゲート耐圧の低下、
およびゲート容量の増加をもたらすという欠点があった
。
この発明は従来のこのような欠点に鑑み、高融点ゲート
金属の下面をソース、ドレイン用高濃度領域の上面よシ
上方に位置させることによシ、ゲート耐圧を低下させず
、かつゲート容量を増加させずに、しかもセルファライ
ン方式を適用し得るようにした電界効果トランジスタを
提案するものである。
金属の下面をソース、ドレイン用高濃度領域の上面よシ
上方に位置させることによシ、ゲート耐圧を低下させず
、かつゲート容量を増加させずに、しかもセルファライ
ン方式を適用し得るようにした電界効果トランジスタを
提案するものである。
以下、この発明に係る電界効果トランジスタの一実施例
構造を、従来例構造と比較して添付図面に基づき説明す
る。
構造を、従来例構造と比較して添付図面に基づき説明す
る。
第１図（、）ないしくｉ）は従来例構造によるセルファ
２イン形砒化ガリウム電界効果トランジスタの製造工程
を順次に示している。
２イン形砒化ガリウム電界効果トランジスタの製造工程
を順次に示している。
まず半絶縁性砒化ガリウム基板（１）上に所定のレジス
トパターン（２）を形成し、かっこのレジストパターン
（２）をマスクにして、ｎ形不純物イオン（１０）、例
えばシリコンイオンを所定の密度、加速電圧によシイオ
ン注入しく第１図（ａ））、その後レジストパターン（
２）を除去することにより、基板（１）上には動作層と
してのｎ形砒化ガリウム層（３）が形成される（第１図
（ｂ））。ついで全面に例えばタングステンシリサイド
などの高融点ゲート金属（４）を例えばスパッタ法によ
り形成しく第１図（ｃ））、またこれに所定のレジスト
パターン（５）を施した上で（第１図（ｄ））、例えば
リアクティブイオンエツチングによシ、このレジストノ
（ターン（５）をマスクにして高融点ゲート金属（４）
を選択的に除去し、所定のゲートを得る（第１図（ｅ）
）。
トパターン（２）を形成し、かっこのレジストパターン
（２）をマスクにして、ｎ形不純物イオン（１０）、例
えばシリコンイオンを所定の密度、加速電圧によシイオ
ン注入しく第１図（ａ））、その後レジストパターン（
２）を除去することにより、基板（１）上には動作層と
してのｎ形砒化ガリウム層（３）が形成される（第１図
（ｂ））。ついで全面に例えばタングステンシリサイド
などの高融点ゲート金属（４）を例えばスパッタ法によ
り形成しく第１図（ｃ））、またこれに所定のレジスト
パターン（５）を施した上で（第１図（ｄ））、例えば
リアクティブイオンエツチングによシ、このレジストノ
（ターン（５）をマスクにして高融点ゲート金属（４）
を選択的に除去し、所定のゲートを得る（第１図（ｅ）
）。
続いて前記基板（１）上には所定のレジストノくターン
（６）を施し、このレジストノ（ターン（６）と前記高
融点ゲート金属（４）とをマスクにして、ソース、ドレ
インのための高濃度ｎ形不純物イオン（１１）をイオン
注入しく第１図（ｆ））、このイオン注入によりソース
、ドレイン用の高濃度ｎ影領域（７）。
（６）を施し、このレジストノ（ターン（６）と前記高
融点ゲート金属（４）とをマスクにして、ソース、ドレ
インのための高濃度ｎ形不純物イオン（１１）をイオン
注入しく第１図（ｆ））、このイオン注入によりソース
、ドレイン用の高濃度ｎ影領域（７）。
（７）が形成され（第１図（ｇ））、またこの注入不純
物イオンの活性化のために、例えば８００ ｔ：’ 、
３０分間の熱処理を行なうことにより、ソース、ドレ
インの高濃度ｎ影領域（’７） 、 （７）がゲートで
ある高融点ゲート金属（４）の下面に僅かに拡散されて
、同金属（４）に接触され（第１図（ｈ））、その後オ
ーミック電極、例えばＡｕ −Ｇｅ−Ｎｉによりソース
電極（８）、ドレイン電極（９）を形成する（第１図（
ｉ））。
物イオンの活性化のために、例えば８００ ｔ：’ 、
３０分間の熱処理を行なうことにより、ソース、ドレ
インの高濃度ｎ影領域（’７） 、 （７）がゲートで
ある高融点ゲート金属（４）の下面に僅かに拡散されて
、同金属（４）に接触され（第１図（ｈ））、その後オ
ーミック電極、例えばＡｕ −Ｇｅ−Ｎｉによりソース
電極（８）、ドレイン電極（９）を形成する（第１図（
ｉ））。
すなわち、このようにして得た従来例構造の砒化ガリウ
ム電界効果トランジスタを第２図に拡大して示すが、こ
の第２図からも明らかなように、高融点ゲート金属（４
）とソース、ドレイン用の高濃度ｎ影領域（７） 、
（７）とが接触されているためにごそのゲート耐圧は高
融点ゲート金、属（４）と高濃度ｎ影領域（７）間必耐
圧に支配されて大幅に低下し、かつ同様な理由からゲー
ト容量め増加をきたすことになるものであった。 。
ム電界効果トランジスタを第２図に拡大して示すが、こ
の第２図からも明らかなように、高融点ゲート金属（４
）とソース、ドレイン用の高濃度ｎ影領域（７） 、
（７）とが接触されているためにごそのゲート耐圧は高
融点ゲート金、属（４）と高濃度ｎ影領域（７）間必耐
圧に支配されて大幅に低下し、かつ同様な理由からゲー
ト容量め増加をきたすことになるものであった。 。
次に第３図（ａ）ないしくｊ）はこの実施例構造による
セルファライン形砒化ガリウム電界効果トランジスタの
製門工程をｔｍ次に示している。
セルファライン形砒化ガリウム電界効果トランジスタの
製門工程をｔｍ次に示している。
この実施例においても第３図（ａ）から（ｅ）までの工
程、および（Ｘ）から（ｊ）までの工程は、前記従来例
での第１図（ａ）から（ｅ）までの工程、および（ｆ）
から（ｉ）までの工程と全く同様÷あシ、この実施例で
は第３図（ｆ）の工程において、高融点ゲート金属（４
）をマスクにして、それ以外の砒化ガリウム基板（１）
の表面を適当な手段で、適当な厚さだけエツチングする
ことにより、この高融点ゲート金属（４）を動作層とし
てのｎ形砒化ガリウム層（３）に接続させたままで基板
（１）上から浮き上がらせたものである。
程、および（Ｘ）から（ｊ）までの工程は、前記従来例
での第１図（ａ）から（ｅ）までの工程、および（ｆ）
から（ｉ）までの工程と全く同様÷あシ、この実施例で
は第３図（ｆ）の工程において、高融点ゲート金属（４
）をマスクにして、それ以外の砒化ガリウム基板（１）
の表面を適当な手段で、適当な厚さだけエツチングする
ことにより、この高融点ゲート金属（４）を動作層とし
てのｎ形砒化ガリウム層（３）に接続させたままで基板
（１）上から浮き上がらせたものである。
第４図にはこのようにして得た実施例構造の砒化ガリウ
ム電界効果トランジスタを拡大して示しである。この第
４図によって明らかなように、前記第３図（ｆ）工程で
の基板（１）表面のエツチングによシ、高融点ゲート金
属（４）の下面拡ソース、ドレイン用高濃度ｎ形領域（
７） 、 （７）の上面よりも上方に位置され、両者が
分離された状態にあシ、高融点ゲート金属（４）はｎ形
砒化ガリウム層（３）にのみ接触されることとなる。従
って前記（ｆ）工程での基板（１）表面のエツチング量
を充分束なくすることによシ、従来例に比較してソース
・ゲート、およびドレイン・ゲート間の抵抗増加なしに
、ゲート耐圧の低下、ならびにゲート容量の増加を阻止
できるのである。
ム電界効果トランジスタを拡大して示しである。この第
４図によって明らかなように、前記第３図（ｆ）工程で
の基板（１）表面のエツチングによシ、高融点ゲート金
属（４）の下面拡ソース、ドレイン用高濃度ｎ形領域（
７） 、 （７）の上面よりも上方に位置され、両者が
分離された状態にあシ、高融点ゲート金属（４）はｎ形
砒化ガリウム層（３）にのみ接触されることとなる。従
って前記（ｆ）工程での基板（１）表面のエツチング量
を充分束なくすることによシ、従来例に比較してソース
・ゲート、およびドレイン・ゲート間の抵抗増加なしに
、ゲート耐圧の低下、ならびにゲート容量の増加を阻止
できるのである。
以上詳述したようにこの発明によれば、高融点ゲート金
属とソース、ドレイン用高濃度ｎ形領域とを分離させで
あるために、表面空乏層によるソース争ゲート、および
ドレイン・ゲート間の抵抗増加を妨げ、かつゲート耐圧
の低下、ゲート容量の増加を阻止できる特長がある。
属とソース、ドレイン用高濃度ｎ形領域とを分離させで
あるために、表面空乏層によるソース争ゲート、および
ドレイン・ゲート間の抵抗増加を妨げ、かつゲート耐圧
の低下、ゲート容量の増加を阻止できる特長がある。
第１図（ａ）ないしくｉ）は従来例による砒化ガリウム
電界効果トランジスタの製造工程を順次に示す断面図、
第２図は同上トランジスタの拡大断面図、第３図（ａ）
ないしくｊ）はとの発明の一実施例による砒化ガリウム
電界効果トランジスタの製造工程を順次に示す断面図、
第４図は同上トランジスタの拡大断面図である。 （１）・・・・半絶縁性砒化ガリウム基板、（３）・・
・１１ｎ形砒化ガリウム層、（４）拳・−・高融点ゲー
ト金属、（７）・争・・高濃度ｎ影領域、（８）・・・
・ソース電極、（９）・・・・ドレイン電極。 代理人 大岩増雄 □ 第２図
電界効果トランジスタの製造工程を順次に示す断面図、
第２図は同上トランジスタの拡大断面図、第３図（ａ）
ないしくｊ）はとの発明の一実施例による砒化ガリウム
電界効果トランジスタの製造工程を順次に示す断面図、
第４図は同上トランジスタの拡大断面図である。 （１）・・・・半絶縁性砒化ガリウム基板、（３）・・
・１１ｎ形砒化ガリウム層、（４）拳・−・高融点ゲー
ト金属、（７）・争・・高濃度ｎ影領域、（８）・・・
・ソース電極、（９）・・・・ドレイン電極。 代理人 大岩増雄 □ 第２図
Claims (1)
- 砒化ガリウムなどの化合物半導体基板に対し、高融点ゲ
ート金属と、このゲート金属をマスクにしてセルファジ
インイオン注入によりソース、ドレイン用高濃度ｎ形領
域とを形成した電界効果トランジスタにおいて、前記高
融点ゲート金属の下面を、前記高濃度ｎ影領域の上面よ
シも上方に分離位置させたことを特徴とする電界効果ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6854783A JPS59194475A (ja) | 1983-04-18 | 1983-04-18 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6854783A JPS59194475A (ja) | 1983-04-18 | 1983-04-18 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59194475A true JPS59194475A (ja) | 1984-11-05 |
Family
ID=13376885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6854783A Pending JPS59194475A (ja) | 1983-04-18 | 1983-04-18 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59194475A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59202670A (ja) * | 1983-05-02 | 1984-11-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61108174A (ja) * | 1984-11-01 | 1986-05-26 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212583A (en) * | 1975-07-18 | 1977-01-31 | Sanyo Electric Co Ltd | Field effect transistor |
| JPS5893290A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | シヨツトキバリア電界効果トランジスタの製造方法 |
| JPS59171164A (ja) * | 1983-03-18 | 1984-09-27 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1983
- 1983-04-18 JP JP6854783A patent/JPS59194475A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5212583A (en) * | 1975-07-18 | 1977-01-31 | Sanyo Electric Co Ltd | Field effect transistor |
| JPS5893290A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | シヨツトキバリア電界効果トランジスタの製造方法 |
| JPS59171164A (ja) * | 1983-03-18 | 1984-09-27 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59202670A (ja) * | 1983-05-02 | 1984-11-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPH029451B2 (ja) * | 1983-05-02 | 1990-03-02 | Tokyo Shibaura Electric Co | |
| JPS61108174A (ja) * | 1984-11-01 | 1986-05-26 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4487639A (en) | Localized epitaxy for VLSI devices | |
| JPH02237160A (ja) | 半導体装置 | |
| JPH0260217B2 (ja) | ||
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JPH0571174B2 (ja) | ||
| US4568957A (en) | GaAs Complementary enhancement mode junction field effect transistor structures and method of fabrication | |
| JPH0193159A (ja) | ＢｉＣＭＯＳ素子の製造方法 | |
| US4712291A (en) | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs | |
| US4679298A (en) | Method of fabrication of GaAs complementary enhancement mode junction field effect transistor | |
| JPS59194475A (ja) | 電界効果トランジスタ | |
| US5523605A (en) | Semiconductor device and method for forming the same | |
| JPH02292833A (ja) | Ｌｄｄトランジスタ | |
| JPH0213927B2 (ja) | ||
| JPH0439773B2 (ja) | ||
| JPH08321516A (ja) | 半導体装置の製造方法 | |
| JPS59181669A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| KR900006487B1 (ko) | 반도체 장치의 콘택 구조 | |
| Fu et al. | A new MOS transistor design with self-registering source-drain and gate contacts | |
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH06295998A (ja) | 薄膜トランジスタースタティックｒａｍセルの寄生ダイオード特性改善方法 | |
| JPH02191343A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS61128572A (ja) | 化合物半導体集積回路の製造方法 | |
| JPH06260510A (ja) | 電界効果型トランジスタおよびその製造方法 |