JPS63142872A - 自己整合型電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は低ソース抵抗と高ドレイン耐圧を有する自己整
合型電界効果トランジスタの製造方法に関するものであ
る。

〈従来技術〉 従来の電界効果トランジスタ（ＦＥＴという）としては
、ソース抵抗（Ｒｓｏ）を低減させるとともに、製造工
程を簡便化するため、第２図に示すように、半導体基板
１１の主表面に能動層１２を形成し、この能動層１２の
主表面上に形成されたゲート電極１３をマスクとして、
能動層１２と同−の導電型となる不純物を拡散或はイオ
ン注入により導入して、高濃度のソース領域１４および
ドレイン領域Ｉ５を形成することにより、ソースおよび
ドレイン領域１４．＋５をゲート領域に対して自己整合
させて製造されたものがある。なお、第２図中において
、１６はソース電極、１７はドレイン電極である。

〈発明が解決しようとする問題点〉 しかし、従来のこの種の電界効果トランジスタは、ドレ
イン電圧をＩＯＶ以上にすると、ゲート・ドレイン間が
破壊しやすく、十分なドレイン耐圧が得られず、またゲ
ート・ドレイン容量が増大する等の問題があった。この
ドレイン耐圧の低下やゲート・ドレイン容量の増大はド
レイン側の高濃度領域１５がゲート電極Ｉ３に近接して
いることによるが、これはソース抵抗を低下させるため
にソース側の高濃度領域１４をゲート電極１３に対して
自己整合的に形成する結果、生じることによる。ドレイ
ン耐圧を向上させるために、ドレイン側の高濃度領域を
ゲート電極から離すことは、従来の自己整合法でも試み
られているが、この方法によると、ソース側高濃度領域
も同時にゲート電極から離れてしまい、その結果、ソー
ス抵抗が増大して良好なＦＥＴ特性を得ることができな
いという欠点があった。

また、ＦＥＴ特性の向上にはゲート長Ｌｇ（第２図参照
）の短縮が有効であるが、ゲート長を短かくすると、ゲ
ート抵抗が増大してＦＥＴ特性の向上を妨げるため、ゲ
ート長しｇはある値より短かくすることが出来ないとい
う問題があった。

本発明は上記の点に鑑みて創案されたものであり、ソー
ス側高濃度領域をゲート電極から任意の距離Ｌ１離れた
位置に形成するとともにドレインの製造方法を提供する
ことを目的としている。

く問題点を解決するための手段〉 上記の目的を達成するため、本発明の自己整合型電界効
果トランジスタの製造方法は、半導体基板の主表面に能
動層を形成するためのイオン注入を行い、しかる後間−
表面上にソース電極、ゲート電極、ドレイン電極を並置
して電界効果トランジスタを形成する際に、前記の半導
体基板の能動層表面上に二層の耐熱性金属からなるゲー
ト電極を形成する工程と、前記の半導体基板の表面上に
絶縁膜を被着する工程と、ゲート電極中央からドレイン
側の所定の位置にまで付着した絶縁膜以外の全ての絶縁
膜をレジストを用いてエツチングする工程と、レジスト
を除去した後、再びレジストを用いてイオン注入用マス
クを形成し、前記の能動層と同一伝導型となる不純物を
高濃度にイオン注入してソース及びドレイン領域となる
高濃度領域を形成する工程と、絶縁膜を除去した後、前
記のゲート電極を形成した二層の耐熱性金属のうち前記
の半導体基板に接する耐熱性金属をエツチングする工程
と、前記の能動層及び高濃度領域を熱処理により活性化
する工程と、前記の高濃度層領域上にソース及びドレイ
ン電極を形成する工程とを含むように構成している。

〈実施例〉 以下、本発明の実施例を第１図を用いて詳細に説明する
。

第１図（ａ）乃至（ロ））はそれぞれ本発明の一実施例
を説明するための電界効果トランジスタの製造工程を示
す断面図である。

第１図（ａ）において、ｌは半絶縁性ＧａＡｓ基板等よ
りなる半導体基板であり、この半導体基板１として半絶
縁性ＧａＡｓ基板を用いた場合、シリコン（Ｓｉ）等の
不純物をイオン注入法により導入し、ｎ型能動層２を形
成する。

次に第１の高融点金属３及び第２の高融点金属４をスパ
ッタ法など適当な被着法を用いて半導体基板ｌの主表面
上に二層の耐熱性金Ｒ層として被着する。なお、第１の
高融点金属３としては、半導体基板ｌとして例えばＧａ
Ａｓを用いた場合、熱処理によりショットキー特性が劣
化しないＭｏ、Ｗ等の高融点金属又はそのシソサイドな
どが適当である。また、第２の高融点金属４としては、
熱処理により変質せず、かつ第１の高融点金属３をエツ
チングする時のマスクとなりうろことが必要であり、第
１の高融点金属３として何を用いるかにより、適当な金
属を選ぶことになるが、第１の高融点金属３及び第２の
高融点金属の組みあわせ例としては、ＭｏＳｉ２とＭｏ
、ＭｏとＡｕなどがある。このとき第１の高融点金属３
の膜厚をｃｔｏ、第２の高融点金属４の膜厚をｄｌとす
る。

次いで、被着した第１の高融点金属３及び第２の高融点
金属４よりなる二層の耐熱性金属層上に、ゲート電極加
工用パターン５をレジストヲ用いて形成する（第１図（
ａ））。なお、レジスト５の寸法は必要とするゲート長
よりＩμｍ程度長く設定しておく。

次に、レジスト５をマスクとして第１の高融点金属３及
び第２の高融点金属４をエツチングし、ゲート電極を形
成する（第１図（ｂ））。このとき、第２の高融点金属
４は第１の高融点金属３に対してエツチングの選択性を
有するため、適当なエツチング条件を選択することによ
り第１図（ｂ）に示した様に第１の高融点金属３が長さ
ａだけオーバーエツチングされた形状を作ることができ
る。

次に、レジスト５を剥離した後、半導体基板ｌの全面に
、第１１１１］（ｃ）に示すように薄膜６（６１，６２
゜６３）を被着する。薄膜６としては、例えばＰ　−Ｃ
ＶＤにより被着した窒化シリコン膜などが適当である。

このときの薄膜６の膜厚をｄｌとする。

次いで、第１図（ｄ）に示すようにレジストを用いて薄
膜６の加工用レジストパターン５Ｉを形成し、適当なエ
ツチングにより薄膜６　（６１，６２，６３）を加工す
る。このエツチングにより薄膜６のうち、ソース電極側
に形成された薄膜６１の全て、ゲート電極上に形成され
た薄膜６２のうち、ゲート電極中央からゲート電極のソ
ース電極側端部までの部分、ドレイン電極側に形成され
た薄膜６３のうち、ゲート電極のドレイン電極側端部か
ら適当な長さの部分を除いた全てが除去される。

次にレジス）５１を剥離した後、レジストを用いて第１
図（ｅ）に示すようにイオン注入用レジストパターン５
２を形成し、次にレジスト５２及び高融点金属３，４、
薄［６２，６３をマスクとして用い、能動層２と同一の
伝導型となる不純物を高濃度イオン注入することにより
、高濃度領域７，８を形成する。この時、高濃度領域の
深さｘｊはイオン注入の加速エネルギーＥにより決まる
。ここで加速エネルギーＥと、第２の高融点金属４の厚
さｄｌ、薄膜６２の厚さｄｌは以下の関係を満足するよ
うに決められる。

■　加速エネルギーＥで注入される不純物は厚さｄｌの
高融点金属４又は厚さｄｌの薄膜６２の単一層では完全
に阻止することはできない。

■　加速エネルギーＥで注入される不純物は厚さｄｌの
薄膜６２及び厚さｄｌの高融点金属４からなる二層構造
部分では完全に阻止される。

このとき、第１図（ｅ）に示すように高濃度領域７゜８
はそれぞれ注入不純物の深さが異なる２つの部分より形
成される。又、ソース側高濃度領域のゲート側端部は第
１の高融点金属３のソース側端部に位置しており、ドレ
イン側高濃度領域のゲート側端部は第１の高融点金属３
のドレイン側端部から距離ａ＠れたところに位置してい
ることになる。

次にレジスト５２を剥離し、薄膜６２．６３をエツチン
グにより除去した後、第２の高融点金属４をマスクとし
て第１の高融点金属３をエツチングする（第１図（ｆ）
）。このときのエツチング量をｂとすると、本工程の結
果、第１の高融点金属３はソース側高濃度領域７から距
離すだけ離れたところで、かつドレイン側高濃度領域８
から距離ａ＋ｂだけ離れたところに形成される。距離ａ
、ｂとしては、例えばａ＝０．４μｍ、ｂ＝０．２μｍ
程度が適当である。

次に、熱処理により能動層２及び高濃度領域７゜８を活
性化させ、レジストを用いたりフトオフ法により高濃度
領域７，８及びＴ型に加工されたゲート電極（二層の高
融点金属３，４より成る）の上部にオーム性接触を形成
する金Ｊｉ％９１，９２及び１０を自己整合的に被着す
る。合金化のための熱処理により、金属９１．９２はそ
れぞれ電界効果トランジスタのソース電極９１及びドレ
イン電極９２となる（第１図０））。

以上によりゲート電極（高融点金属３，４及び金属ｌＯ
から成る）に対しソース側高濃度領域７は距離Ｌ１（＝
ｂ）だけ離れ、ドレイン側高濃度領域８は距離Ｌ２（＝
ａ＋ｂ）だけ離れた電界効果トランジスタを製造するこ
とができる。距離Ｌ１、距離Ｌ２を適当な値に設定する
ことにより、自己整合型電界効果トランジスタにおいて
、ソース抵抗を増大させることなくドレイン耐圧やゲー
ト・ドレイン容量などを改善することができる。

また、ゲート長を短縮しても、ゲート電極を構成する三
層の金属、すなわち高融点金属３，４及び金属１０のう
ち、能動層領域２２と接触しない金属４，１０の長さは
一定に保たれており、ゲート抵抗はほとんど増大しない
。従って、電界効果トランジスタの特性が有効に向上す
る。

〈発明の効果〉 以上詳述したように、本発明の方法によれば従来に比し
て次のような効果が得られる。

（１）二層の耐熱性金属からなるゲート電極とソース電
極又はドレイン電極との距離をそれぞれＬｌ、Ｌ２とす
る時、例えば距離Ｌ１を０．２−０．３μｍμｍ距離全
２．４〜数μｍ等のように再現性良く高精度に制御する
ことができるので、自己整合型トランジスタのソース抵
抗を増大させることなく、ドレイン耐圧の向上やゲート
・ドレイン容量の増加を防いだりすることができる。

（２）　　ゲート長Ｌｇを短縮してもゲート抵抗はほと
んど増大しないため、電界効果トランジスタの特性が有
効に向上する。

（３）斜め蒸着・斜めイオン注入のような複雑な技術を
用いることなく、簡単に再現性良く非対称構造の電界効
果トランジスタを製造することができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｇ）はそれぞれ本発明による一実施
例を説明するための電界効果トランジスタの製造工程を
示す断面図、第２図は従来の一例を示す電界効果トラン
ジスタの断面図である。 １・・半導体基板、２・・・能動層、３，４・・・高融
点金属、５・・・ゲート電極加工用レジストパターン、
６（６１，６２，６３）・・薄膜（絶縁薄膜）、５１・
・・薄膜６の加工用レジストパターン、５２・・・イオ
ン注入用レジストパターン、７，８・・・高濃度領域、
９１・・・ソース電極、９２・・・ドレイン電極。 代理人　弁理士　杉　山　毅　至（他１名）２（ｂ） 第１図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主表面に能動層を形成するためのイオ
   ン注入を行い、しかる後同一表面上にソース電極、ゲー
   ト電極、ドレイン電極を並置して電界効果トランジスタ
   を形成する際に、 前記半導体基板の能動層表面上に二層の耐熱性金属から
   なるゲート電極を形成する工程と、前記半導体基板の表
   面上に絶縁膜を被着する工程と、ゲート電極中央からド
   レイン側の所定の位置にまで付着した絶縁膜以外の全て
   の絶縁膜をレジストを用いてエッチングする工程と、レ
   ジストを除去した後、再びレジストを用いてイオン注入
   用マスクを形成し、前記能動層と同一伝導型となる不純
   物を高濃度にイオン注入してソース及びドレイン領域と
   なる高濃度領域を形成する工程と、 絶縁膜を除去した後、前記ゲート電極を形成する二層の
   耐熱性金属のうち前記半導体基板に接する耐熱性金属を
   エッチングする工程と、前記能動層及び高濃度領域を熱
   処理により活性化する工程と、 前記高濃度層領域上にソース及びドレイン電極を自己整
   合的に形成する工程と、 を含むことを特徴とする自己整合型電界効果トランジス
   タの製造方法。