JPS6336577A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6336577A JPS6336577A JP18029686A JP18029686A JPS6336577A JP S6336577 A JPS6336577 A JP S6336577A JP 18029686 A JP18029686 A JP 18029686A JP 18029686 A JP18029686 A JP 18029686A JP S6336577 A JPS6336577 A JP S6336577A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ions
- electrode
- gaas
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000000203 mixture Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 abstract description 11
- 238000005275 alloying Methods 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 8
- 239000007769 metal material Substances 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 2
- 229910052738 indium Inorganic materials 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は半導体装置の製造方法に関し、さらに詳細に
いえば、Ｑａ Ａｓからなる半絶縁性基板の表面にオー
ミック電極を形成するための半導体装置の製造方法に関
する。
いえば、Ｑａ Ａｓからなる半絶縁性基板の表面にオー
ミック電極を形成するための半導体装置の製造方法に関
する。
〈従来の技術〉
従来からＱａ ＡＳ電界効果トランジスタ（以下Ｇａ
Ａｓ ＭＥＳＦＥＴと略称すル）ノよウニ、Ｇａ Ａｓ
基板をベースとする半導体装置においては、ショットキ
ゲート電極のみならず、ソース電極、ドレイン電極等の
オーミック電極を形成することが必要であり、このよう
なオーミック電極を形成するために、〜第３図に示す製
造方法が採用されていた。
Ａｓ ＭＥＳＦＥＴと略称すル）ノよウニ、Ｇａ Ａｓ
基板をベースとする半導体装置においては、ショットキ
ゲート電極のみならず、ソース電極、ドレイン電極等の
オーミック電極を形成することが必要であり、このよう
なオーミック電極を形成するために、〜第３図に示す製
造方法が採用されていた。
即ち、Ｑａ ＡＳ基板（１１）の表面に活性層（１２）
を形成した後、所定形状のフォトレジスト（１３）を形
成する（同図Ａ参照）。そして、＠図８に示すように、
上記フォトレジスト（１３）をマスクとして不純物とな
り得るイオン（例えばｓ＋”＞を注入し、熱処理を施す
ことにより、ｎ＋層（１４）を形成する。
を形成した後、所定形状のフォトレジスト（１３）を形
成する（同図Ａ参照）。そして、＠図８に示すように、
上記フォトレジスト（１３）をマスクとして不純物とな
り得るイオン（例えばｓ＋”＞を注入し、熱処理を施す
ことにより、ｎ＋層（１４）を形成する。
その後、ｎ＋層（１４）の上面にオーミック電極となり
得る金属層を形成して、合金化処理を施すことによりオ
ーミック電極（１５）を形成しく＠図Ｃ参照）、最後に
、同図りに示すように、両オーミック電極（１５）同士
の中間位置にショットキゲート電極（１６）を形成する
ことにより、半導体装置の一種としてのＧａ Ａｓ Ｍ
ＥＳＦＥＴを得ることができる。
得る金属層を形成して、合金化処理を施すことによりオ
ーミック電極（１５）を形成しく＠図Ｃ参照）、最後に
、同図りに示すように、両オーミック電極（１５）同士
の中間位置にショットキゲート電極（１６）を形成する
ことにより、半導体装置の一種としてのＧａ Ａｓ Ｍ
ＥＳＦＥＴを得ることができる。
即ち、上記の製造方法によりＧａ Ａｓ ＭＥＳ ＦＥ
Ｔを製造することにより、オーミック電極（１５）の下
部にｎ＋層（１４）が形成された状態になるので、ソー
ス抵抗を減少させることができ、Ｇａ ＡＳ ＭＥＳＦ
ＥＴとして良好な特性を有するものを提供できることに
なる。
Ｔを製造することにより、オーミック電極（１５）の下
部にｎ＋層（１４）が形成された状態になるので、ソー
ス抵抗を減少させることができ、Ｇａ ＡＳ ＭＥＳＦ
ＥＴとして良好な特性を有するものを提供できることに
なる。
〈発明が解決しようとする問題点〉
上記の製造方法においては、ｎ＋層（１４）を形成する
ために熱処理を行なう他に、オーミック電極（１５）を
形成するために合金化という熱処理を行なうととが必要
であり、製造工程が全体として複雑化するという問題が
ある。
ために熱処理を行なう他に、オーミック電極（１５）を
形成するために合金化という熱処理を行なうととが必要
であり、製造工程が全体として複雑化するという問題が
ある。
また、合金化処理を施した場合における合金状態は一般
的にばらつきが多く、表面が不均一になってしまうので
、その後に行なわれる配線パターンの形成が困難であり
、表面の不均一性に起因して配線切れ等が発生する可能
性が高いという問題もある。
的にばらつきが多く、表面が不均一になってしまうので
、その後に行なわれる配線パターンの形成が困難であり
、表面の不均一性に起因して配線切れ等が発生する可能
性が高いという問題もある。
〈発明の目的〉
この発明は上記の問題点に鑑みてなされたものであり、
オーミック電極を形成するための合金化処理を省略する
ことができる半導体装置の製造方法を提供することを目
的としている。
オーミック電極を形成するための合金化処理を省略する
ことができる半導体装置の製造方法を提供することを目
的としている。
く問題点を解決するための手段〉
上記の目的を達成するためのぐこの発明の半導体装置の
製造方法は、Ｇａ Ａｓからなる半絶縁性基板にｉｎを
イオン注入した後、熱処理を施すことによりＧａ ＡＳ
基板の内部から表面に向けてＩｎ組成が次第に大きくな
るＩ ｎ Ｇａ （１−ｘ）Ａｓ層を形成し、表面に
禁制帯幅が小さく、かつオーミック接触がとりゃすいＩ
ｎｘ Ｇａ（１−ｘ）Ａｓ層を形成するものである。
製造方法は、Ｇａ Ａｓからなる半絶縁性基板にｉｎを
イオン注入した後、熱処理を施すことによりＧａ ＡＳ
基板の内部から表面に向けてＩｎ組成が次第に大きくな
るＩ ｎ Ｇａ （１−ｘ）Ａｓ層を形成し、表面に
禁制帯幅が小さく、かつオーミック接触がとりゃすいＩ
ｎｘ Ｇａ（１−ｘ）Ａｓ層を形成するものである。
く作用〉
以上の製造方法であれば、Ｑａ ＡＳからなる半絶縁性
基板にｉｎをイオン注入した後、熱処理を施すことによ
りＧａ Ａｓ基板の内部から表面に向けて（ｎ組成が次
第に大きくなるＩｎｘ Ｇａ（１−ｘ）Ａｓ層を形成す
ることができ、表面におけるｉｎ Ｑａ （１−Ｘ）
Ａｓ層を禁制帯幅が小さい状態× にすることができるので、ｉｎ （３ａ （１−Ｘ）
Ａｓｘ 層の上に金属層を形成するのみで、何ら合金化処理を行
なうことなくオーミック電極を形成することが可能とな
る。
基板にｉｎをイオン注入した後、熱処理を施すことによ
りＧａ Ａｓ基板の内部から表面に向けて（ｎ組成が次
第に大きくなるＩｎｘ Ｇａ（１−ｘ）Ａｓ層を形成す
ることができ、表面におけるｉｎ Ｑａ （１−Ｘ）
Ａｓ層を禁制帯幅が小さい状態× にすることができるので、ｉｎ （３ａ （１−Ｘ）
Ａｓｘ 層の上に金属層を形成するのみで、何ら合金化処理を行
なうことなくオーミック電極を形成することが可能とな
る。
〈実施例〉
以下、実施例を示す添付図面によって詳細に説明する。
第１図Ａ−Ｅはこの発明の製造方法の一実施例を示す図
であり、半導体装置の一種としてのＱａＡｓ ＭＥＳＦ
ＥＴを製造する工程を示している。
であり、半導体装置の一種としてのＱａＡｓ ＭＥＳＦ
ＥＴを製造する工程を示している。
先ず、第１図Ａに示すように、Ｇａ ＡＳ基板（１）に
選択イオン注入法により不純物となり得るイオン（例え
ばＳｉ”）を打込み、動作層となり得る層（２′）を形
成する。
選択イオン注入法により不純物となり得るイオン（例え
ばＳｉ”）を打込み、動作層となり得る層（２′）を形
成する。
次いで、同図Ｂに示すように、保護膜として例えば５ｉ
Ｎ１ｓｒ ｏ２等（図示せず）をプラズマＣＶＤ法によ
り所定厚み（例えば、０．３〜０．５μｎ）だけ形成し
た後、通常のフォトリソグラフィを用いてショットキゲ
ート電極領域を含む所定形状のレジストパターン（４）
を形成する。このレジストパターン（４）は、後述する
ショットキゲート電極長よりもやや長い形状に形成され
、後述するｌｎイオンの注入領域がショットキゲート電
極（６）と接触することを防止する。
Ｎ１ｓｒ ｏ２等（図示せず）をプラズマＣＶＤ法によ
り所定厚み（例えば、０．３〜０．５μｎ）だけ形成し
た後、通常のフォトリソグラフィを用いてショットキゲ
ート電極領域を含む所定形状のレジストパターン（４）
を形成する。このレジストパターン（４）は、後述する
ショットキゲート電極長よりもやや長い形状に形成され
、後述するｌｎイオンの注入領域がショットキゲート電
極（６）と接触することを防止する。
そして、同図Ｃに示すように、レジストパターン（４）
をマスクとじて選択イオン注入法によりＩｎおよび３ｉ
イオンを打込む（イオン注入条件としでは、例えば、ｉ
ｎについては加速電圧を１５０１６〜１７ 〜２００ＫｅＶ１注入澁を１Ｘ１０ Ｊ、３ｉに
ライては加速電圧１５０〜２００Ｋｅｙ、注入ｆｆ１１
Ｘ１０１３Ｊに定める）ことにより、高濃度不純物領域
となり得る府を形成し、次いで、例えばＮ２ガス中８０
０℃で２０分間アニールすることにより、打込まれた不
純物イオンを活性化し、動作層［２１，および高濃度不
純物領域（５１を形成する。
をマスクとじて選択イオン注入法によりＩｎおよび３ｉ
イオンを打込む（イオン注入条件としでは、例えば、ｉ
ｎについては加速電圧を１５０１６〜１７ 〜２００ＫｅＶ１注入澁を１Ｘ１０ Ｊ、３ｉに
ライては加速電圧１５０〜２００Ｋｅｙ、注入ｆｆ１１
Ｘ１０１３Ｊに定める）ことにより、高濃度不純物領域
となり得る府を形成し、次いで、例えばＮ２ガス中８０
０℃で２０分間アニールすることにより、打込まれた不
純物イオンを活性化し、動作層［２１，および高濃度不
純物領域（５１を形成する。
その後、同図りに示すように、上記保護膜を除去し、ソ
ース電極領域、ドレイン電極領域を通常の〕Ａトリソグ
ラフィ技術によりパターニングし、ｉｎ Ｇａ （１
−Ｘ） Ａｓとオーミツ’） 接ＭヲＲｔ ル金属材料
（例えばＡＵ Ｇｅ 、Ｔｉ ／Ｐｔ ／ＡＬ１等）を
従来公知の方法により蒸着し、リフトオフ法により不必
要な領域の金属材料を除去することによリ、オーミック
電極（７１としてのソース電極、およびドレイン電極を
形成することができる。
ース電極領域、ドレイン電極領域を通常の〕Ａトリソグ
ラフィ技術によりパターニングし、ｉｎ Ｇａ （１
−Ｘ） Ａｓとオーミツ’） 接ＭヲＲｔ ル金属材料
（例えばＡＵ Ｇｅ 、Ｔｉ ／Ｐｔ ／ＡＬ１等）を
従来公知の方法により蒸着し、リフトオフ法により不必
要な領域の金属材料を除去することによリ、オーミック
電極（７１としてのソース電極、およびドレイン電極を
形成することができる。
そして、同図［に示すように、耐熱性を有し、かつ、Ｇ
ａＡｓとショットキ接触を有する電極材料（例えばＷＳ
ｉ）を従来公知の方法により所定の〃さに形成し、通常
のフォトリソグラフィを用いて形成され、かつショット
キゲート電極領域に対応するレジストパターンをマスク
として、反応性イオンエツチング（ＲＩＥ＞法により電
極材料を加工し、シミットキゲート電極（６）を形成す
ることによりＭＥＳＦＥＴを得ることができた。
ａＡｓとショットキ接触を有する電極材料（例えばＷＳ
ｉ）を従来公知の方法により所定の〃さに形成し、通常
のフォトリソグラフィを用いて形成され、かつショット
キゲート電極領域に対応するレジストパターンをマスク
として、反応性イオンエツチング（ＲＩＥ＞法により電
極材料を加工し、シミットキゲート電極（６）を形成す
ることによりＭＥＳＦＥＴを得ることができた。
そして、上記の工程により得られたＭＥＳＦＥＴにおい
ては、高濃度不純物領域（５）としてのｌｎ Ｑａ
（１−Ｘ） Ａｓ層が、Ｑａ Ａｓ基板内部から表面に
向かってｌｎ組成が次第に大きくなる状態であり、Ｑａ
ＡＳよりも禁制帯幅が小さくなっているので、合金イ
ヒ処哩を行なうことなく金属材料とのオーミック接触を
とることができる。また、ソース抵抗、およびドレイン
抵抗を小さくすることもできる。
ては、高濃度不純物領域（５）としてのｌｎ Ｑａ
（１−Ｘ） Ａｓ層が、Ｑａ Ａｓ基板内部から表面に
向かってｌｎ組成が次第に大きくなる状態であり、Ｑａ
ＡＳよりも禁制帯幅が小さくなっているので、合金イ
ヒ処哩を行なうことなく金属材料とのオーミック接触を
とることができる。また、ソース抵抗、およびドレイン
抵抗を小さくすることもできる。
尚、保護膜の厚み、および）ｎイオンの注入条件を上記
のように設定したのは、ｌｎイオンを打込んだ場合の濃
度分布が、第２図に示すように、表面からやや内部に入
った場所で最大になり、それより深くなると徐々に減少
するからであり、上記のように各種条件を設定すること
により、表面において最も高い濃度となるようにするこ
とができる。
のように設定したのは、ｌｎイオンを打込んだ場合の濃
度分布が、第２図に示すように、表面からやや内部に入
った場所で最大になり、それより深くなると徐々に減少
するからであり、上記のように各種条件を設定すること
により、表面において最も高い濃度となるようにするこ
とができる。
また、上記のようにして得られたＭＥＳＦＥＴは、オー
ミック電Ｎ＋７）を形成するために合金化処理を全く行
なっていないので、組成のばらつき、表面の不均一等を
確実に防止し、その後の配線作業を簡素化することがで
き、ひいては多層配線をも簡単に、かつ信頼性が高い状
態で行なうことができる。
ミック電Ｎ＋７）を形成するために合金化処理を全く行
なっていないので、組成のばらつき、表面の不均一等を
確実に防止し、その後の配線作業を簡素化することがで
き、ひいては多層配線をも簡単に、かつ信頼性が高い状
態で行なうことができる。
〈発明の効果〉
以上のようにこの発明は、合金化処理を全く行なうこと
なくオーミック電極を形成することができ、工程を簡素
化することができるという特有の効果を奏する。
なくオーミック電極を形成することができ、工程を簡素
化することができるという特有の効果を奏する。
第１図はこの発明の半導体装置の製造方法を説明する図
、 第２図は注入されたｉｎの潤度分布を説明する図、 第３図は従来方法を説明する図。 （１）・・・Ｑａ ＡＳ基板、 （５）・・・高濃度不純物領域としての” ｘ Ｇａ（
１−ｘＪＡｓ層、（７）・・・オーミック電極 特許出願人 住友電気工業株式会社 泳ｄ
、 第２図は注入されたｉｎの潤度分布を説明する図、 第３図は従来方法を説明する図。 （１）・・・Ｑａ ＡＳ基板、 （５）・・・高濃度不純物領域としての” ｘ Ｇａ（
１−ｘＪＡｓ層、（７）・・・オーミック電極 特許出願人 住友電気工業株式会社 泳ｄ
Claims (1)
- 【特許請求の範囲】 １、ＧａＡｓからなる半絶縁性基板にＩｎ をイオン注入した後、熱処理を施すこと によりＧａＡｓ基板の内部から表面に向 けてＩｎ組成が次第に大きくなるＩｎ＿ｘ Ｇａ＿（＿１＿−＿ｘ＿）Ａｓ層を形成することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18029686A JPS6336577A (ja) | 1986-07-30 | 1986-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18029686A JPS6336577A (ja) | 1986-07-30 | 1986-07-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6336577A true JPS6336577A (ja) | 1988-02-17 |
Family
ID=16080727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18029686A Pending JPS6336577A (ja) | 1986-07-30 | 1986-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6336577A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327126U (ja) * | 1989-07-22 | 1991-03-19 | ||
| US5231040A (en) * | 1989-04-27 | 1993-07-27 | Mitsubishi Denki Kabushiki Kaisha | Method of making a field effect transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189762A (ja) * | 1985-12-13 | 1987-08-19 | アライド・コ−ポレ−シヨン | ３−５族化合物基体上に半導体装置を製造する方法 |
-
1986
- 1986-07-30 JP JP18029686A patent/JPS6336577A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189762A (ja) * | 1985-12-13 | 1987-08-19 | アライド・コ−ポレ−シヨン | ３−５族化合物基体上に半導体装置を製造する方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231040A (en) * | 1989-04-27 | 1993-07-27 | Mitsubishi Denki Kabushiki Kaisha | Method of making a field effect transistor |
| JPH0327126U (ja) * | 1989-07-22 | 1991-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02299245A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02257618A (ja) | 半導体装置及びその製造方法 | |
| JPS6336577A (ja) | 半導体装置の製造方法 | |
| JPH0645361A (ja) | ガリウム砒素金属半導体電界効果トランジスタの製造方法 | |
| JPH01207973A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6336579A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPH02283016A (ja) | ホウ素含有半導体層の形成方法 | |
| JPH03297143A (ja) | 金属シリサイド膜の形成方法およびこの方法を用いた半導体装置の製造方法 | |
| JPS6336578A (ja) | 半導体装置の製造方法 | |
| JPH07273342A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63142872A (ja) | 自己整合型電界効果トランジスタの製造方法 | |
| JPS63280462A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63177418A (ja) | 半導体装置の製造方法 | |
| JPS59123271A (ja) | 化合物半導体装置の製造方法 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPS63142871A (ja) | 自己整合型電界効果トランジスタの製造方法 | |
| JPH02291120A (ja) | ＧａＡｓ電界郊果トランジスタの製法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH0340438A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6077467A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0770544B2 (ja) | 半導体装置の製造方法 | |
| JPH08167622A (ja) | 半導体装置及びその製造方法 | |
| JPS59161075A (ja) | 半導体素子の製造方法 | |
| JPS60213064A (ja) | 半導体装置の製造方法 | |
| JPS5891630A (ja) | 半導体装置の製造方法 |