JPS63280462A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は低ソース抵抗と高ドレイン耐圧を有する電界効
果トランジスタの製造方法に関するものである。

〈従来の技術〉 従来の電界効果トランジスタ（ＦＥＴという）としては
、ソース抵抗（Ｒｓｏ）を低減させるとともに、製造工
程を簡便化するため、第２図に示すように、半導体基板
１１の主表面に能動層１２を形成し、この能動層１２の
主表面上に形成された％ｍ１　：（ｔマスクとして、能
動層１２と同一の導電型となる不純物を拡散或いはイオ
ン注入により導入して、高濃度のソース領域１４および
ドレイン領域１５を形成することにより、ソースおよび
ドレイン領域１４．１５ｉゲート領域に対して自己整合
させて製蔽されたものがある。なお、図中１６はソース
電極、１７はドレイン電極である。

〈発明が解決しようとする問題点〉 Ｌ７５−Ｌ、従来のこの種の電界効果トランジスタは、
ドレイン電圧をＩＯＶ以上にすると、ゲート・ドレイン
間が破壊しやすく、充分なドレイン耐圧が得られなかっ
たり、あるいはゲート・ドレイン容量が増大する等の問
題があった。このドレイン耐圧の低下やゲート・ドレイ
ン容量の増大はドレイン側の高濃度領域１５がゲート電
極１３に近接していることによるが、これはソース抵抗
を低下させるためにソース側の高濃度領域１４をゲート
電極１３に対して自己整合的に形成する結果、生じるこ
とによる。

ドレイン耐圧を向上させるために、ドレイン側の高濃度
領域をゲート電極から離すことは、従来の自己整合法で
も試みられているが、この方法によると、ソース側高濃
度領域も同時にゲート電極から離れてしまい、その結果
、ソース抵抗が増大して良好なＦＥＴ特性を得ることが
できないという欠点があった。

またＦＥＴ特性の向上にはゲート長Ｌｇ（第２図）の短
縮が有効であるが、ゲート長しｇを知力・くするとゲー
ト抵抗が増大し、ＦＥＴ特性の向上をさまたげる念め、
ゲート長しｇＦｉある値より短かくすることができない
という問題点があった。

本発明は上記諸点に鑑みて創案されたものであり、上記
した従来の問題点を解決すべく、ソース側高濃度領域を
ゲート電極から任意の距離Ｌ１離れた位置に形成すると
ともにドレイン側高濃度領域をゲート電極から任意の距
離Ｌ２離れた位置に形成し、かつＬ２をＬ！よシ大きく
することによりソース抵抗の増大を防ぎかつドレイン耐
圧全向上させると同時に、ゲート長の短縮によるゲート
抵抗の増大を抑えた電界効果トランジスタの製造方法を
提供することを目的としたものである。

く問題点を解決するための手段〉 上記の目的を達成するため、本発明の半導体基板の主表
面に能動層を形成し、この能動層と同一表面上にソース
電極、ゲート電極及びドレイン電極を並置した電界効果
トランジスタであって、能動層と同一の伝導型である不
純物を高濃度に含有するソース領域及びドレイン領域が
能動層に相接するように形成するとともに、ソース領域
及びドレイン領域と能動層がそれぞれ相接する位置とゲ
ート電極との間に所定の距離、即ち、ソース領域と能動
層領域とが相接する位置とゲート電極との間の距離が、
ドレイン領域と能動層領域とが相接する位置とゲート電
極との間の距離より小さい関係が存在し、かつソース領
域及びドレイン領域がゲート電極に対して自己整合的に
形成する電界効果トランジスタの製造方法は、半導体基
板の主表面上に能動層を形成するためのイオン注入を行
ない、しかる後向−表面上にンース電極、ゲート電極、
ドレイン電極を並置して電界効果トランジスタを形成す
る際に、上記の半導体基板の能動層表面上に２層の耐熱
性金属からなるゲート電極を形成する工程と、斜め露光
を用いた写真蝕刻法により、レジストでゲート電極中央
からドレイン側のし７３するべき位置まで及び、絶縁層
全域のイオン注入マスクを形成し、上記の能動層と同−
伝導型となる不純物を高濃度にイオン注入して、ソース
及びドレイン領域となる高濃度領域を形成する工程と、
上記のゲート電極を形成する２層の耐熱性金属のうち半
導体基板に接する耐熱性金属をエツチングする工程と、
上記の能動層及び高濃度領域を熱処理によシ活性化する
工程と、上記の高濃度領域上にソース及びドレイン電極
を形成する工程とを含むように構成している。

〈実施例〉 以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図（ａ）乃至（ｇ）ＩＩ′ｉ本発明の一実施例を説
明するための電界効果トランジスタの製造工程を示す断
面図である。

第１図（ａｌにおいて、半導体基板２１、例えば半絶縁
性ＧａＡｓ基板２１に例えば半絶縁性ＧａＡｓ基板の場
合、Ｓｉなどの不純物をイオン注入法により導入し、ｎ
型能動層２２を形成する。

次に高融点金属２３及び高融点金＠２４をスパッタ法な
ど適当な被着法を用いて半導体基板２１の主表面上に被
着して２層の耐熱性金属層を形成する。高融点金属２３
としては、例えばＧａＡｓの場合、熱処理によりショッ
トキー特性が劣化しないＭｏ、Ｗ等の高融点金属又ｄそ
のシリサイドなどが適当である。又、高融点金属２４と
しては熱処理により変質せず力１つ高融点金属２８ｆ：
エツチングする時のマスクとなりうろことが必要であシ
、高融点金属２３として何を用いるかにより、とＡｕな
どがある。

次いで、被着した高融点金属２８及び高融点金属２４上
に、ゲート電極加工用パターンをレジスト２５を用いて
形成する。このレジスト２５の寸法は必要とするゲート
長より例えば０．４μ謂程度長く設定しておく。

次に第１図［ｂｌに示すようにレジスト２５をマスクと
して高融点金属２３及び高融点金属２４をエツチングし
、ゲート電極全形成する。

次に第１図（ｃｌに示すように、レジスト２５を剥離し
た後、ゲート電極２：（，２４と同等の厚みを有するレ
ジスト２５１を塗布し、ホトマスク２６を用いて絶縁層
上なる部分をマスク合わせした後ソース側に鋭角な角度
から露光し、現像する。この時、ゲート電極２８．２４
がマスクとなり第１図［ｄ）に示すようにゲート電極の
ドレイン側にレジスト２５２が残存する。尚この残存領
域２５２はゲート電極２８．２４の厚み及び露光角度で
任意に制御することができる。このようにして、レジス
ト２５１によってイオン注入用のパターンを形成する。

次に第１図（ｅ）に示すようにレジスト２５１．２５２
及びゲート電極２８．２４’）マスクとして用い、能動
層２２と同一の伝導型となる不純物を高濃度イオン注入
することにより、高濃度領域２７．２１形成する。この
とき上記したレジスト２５２によりドレイン側の高濃度
領域２８は、ゲート電極より長さαだけ離れる。そして
このαの長さはゲート電極２８．２４の厚み、露光の角
度及びイオン注入時の加速エネルギーの３点により決ま
る。

次に、第１図（ｆｌに示すようにレジスト２５１及び２
５２を剥離した後、高融点金属２４をマスクとして高融
点金属２３をエツチングする。このときのエツチング量
１ｂとすると、この工程の結果、高融点金属２３はソー
ス側高濃度領域２１．ら距離すだけ離れたところに、ド
レイン側高濃度領域２８から距離ａ＋ｂだけ離れたとこ
ろに形成される。距離ａ、ｂとしては、例えば、ａコ０
．４μ謂。

ｂ　＝　０．２μ馬程度が適当である。

次に、第１図（ｇｌに示すように、熱処理により能動層
２２及び高濃度領域２７．２８を活性化させレジスト全
周いたリストオフ法により高濃度領域２７．２８の上部
にオーム性接触を形成する金属２９、ａＯ’ｉ被着する
。合金化のための熱処理により、金属２９．３０はそれ
ぞれ電界効果トランジスタのソース電極２９及びドレイ
ン電極３１となる。

以上によりゲート電極（高融点金属２３．２４ｉ、ら成
る）に対しソース側高濃度領域２７は距離Ｌｘ（＝ｂ）
だけ離れ、ドレイン側高濃度領域２８は距離Ｌ２　（＝
ａ＋ｂ　）だけ離れた電界効果トランジスタを製造する
ことができる。また距離Ｌｌ。

距離Ｌ２を適当な値に設定することにより、自己整合型
電界効果トランジスタにおいて、ソース抵抗を増大させ
ることなくドレイン耐圧やケート・ドレイン容量などを
改善することができる。

ま念ゲート長を短縮しても、ゲート電極を構成する２層
の金属、すなわち高融点金属２８．２４のうち、能動層
領域２２と接触しない金属２４の長さは一定に保たれて
おり、ゲート抵抗はほとんど増大しない。従って、電界
効果トランジスタの特性が有効に向上する。

〈発明の効果〉 以上詳述した様に、本発明の方法により従来の実施例に
比べて次の様な効果が得られる。

■　ゲート電極（２層の耐熱性金属から成る）とソース
電極又はドレイン電極との距離をそれぞれり、、Ｌ、と
するとき、距離り、を例えば０．２〜０．（μｍ　、距
離Ｌｚｔ例えば０．４〜数ｐｍに再現性良く高精度に制
御することができるので、自己整合型トランジスタのソ
ース抵抗を増大させることなくドレイン耐圧を向上させ
ると共にゲート・ドレイン容量の増加を防止することが
できる。

■　ゲート長を短縮してもゲート抵抗はほとんど′増大
しないため、電界効果トランジスタの特性が有効に向上
する。

■　斜め蒸着・斜めイオン注入のような複雑な技術を用
いることなく、簡単に再現性良く非対称構造の電界効果
トランジスタを製造することができる。

【図面の簡単な説明】

第１図（ａｌ乃至（ｇｌはそれぞれ本発明の一実施例を
説明するための電界効果トランジスタの製造工程を示す
断面図、第２図は従来の一例を示す電界効果トランジス
タの断面図である。 ２１・・・半導体基板、２２・・・能動層、２８．２４
・・・高融点金属（ゲート電極）、２５．２５１．２５
２・・・レジスト、２６・・・マスク、　　２７・・・
高濃度のソース領域、２８・・・高濃度のドレイン領域
、 ２９・・・ソース電極、　　８０・・・ドレイン電極。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主表面上に能動層を形成するためのイ
   オン注入を行ない、しかる後同一表面上にソース電極、
   ゲート電極、ドレイン電極を並置して電界効果トランジ
   スタを形成する際に、前記半導体基板の能動層表面上に
   ２層の耐熱性金属からなるゲート電極を形成する工程と
   、斜め露光を用いた写真蝕刻法により、レジストでゲー
   ト電極中央からドレイン側のしかるべき位置まで及び絶
   縁層全域のイオン注入マスクを形成し、前記能動層と同
   一伝導型となる不純物を高濃度にイオン注入して、ソー
   ス及びドレイン領域となる高濃度領域を形成する工程と
   、前記ゲート電極を形成する２層の耐熱性金属のうち半
   導体基板に接する耐熱性金属をエッチングする工程と、 前記能動層及び高濃度領域を熱処理により活性化する工
   程と、 前記高濃度領域上にソース及びドレイン電極を形成する
   工程と を含むことを特徴とする電界効果トランジスタの製造方
   法。