JPH0233939A - 電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタの製造方法

Info

Publication number
JPH0233939A
JPH0233939A JP18411788A JP18411788A JPH0233939A JP H0233939 A JPH0233939 A JP H0233939A JP 18411788 A JP18411788 A JP 18411788A JP 18411788 A JP18411788 A JP 18411788A JP H0233939 A JPH0233939 A JP H0233939A
Authority
JP
Japan
Prior art keywords
insulating film
gate
schottky gate
film
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18411788A
Other languages
English (en)
Inventor
Makoto Matsunoshita
松野下　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18411788A priority Critical patent/JPH0233939A/ja
Publication of JPH0233939A publication Critical patent/JPH0233939A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はショットキーゲート電界効果トランジスタ（Ｍ
Ｅ　Ｓ　Ｆ　ＥＴ）の製造方法に関し、特に微細なショ
ットキーゲートの製造方法に関する。
〔従来の技術〕
従来、この種の電界効果トランジスタの製造方法として
、第２図（ａ）乃至第２図（Ｃ）にその工程一部を示す
方法が用いられている。
即ち、第２図（ａ）のように、ＧａＡｓ等の半絶縁性基
板１１に選択的に活性層領域１２を形成した後、基板ｌ
ｌ上にショットキー接合特性を有する耐熱性金属膜１３
を被着する。次いで、第２図（ｂ）のように、ショット
キーゲートを形成する領域をマスクするようにフォトレ
ジスト１４を選択的に形成する。その後、第２図（ｃ）
のように、このフォトレジスト１４をマクスにして耐熱
性金属膜１３をエツチングすることにより、ショットキ
ーゲート１３Ａが形成される。
以下、図示は省略するが、このショットキーゲート１３
Ａを用いた自己整合法により不純物をイオン注入してソ
ース・ドレイン領域を形成し、ソース・ドレイン電極を
形成する等によりＭＥＳＦＥＴが完成される。
〔発明が解決しようとする課題〕
上述した従来の製造方法では、ショットキーゲート１３
Ａの形成寸法は、エツチング時のマスクとなるフォトレ
ジスト１４０寸法により略決定される。しかしながら、
このフォトレジスト１４のバターニングには光露光法等
が用いられているために、その解像力の点に限界があり
、クォーターミクロン程度の極短ゲート長のショットキ
ーゲートを形成することは困難である。このため、近年
における電界効果トランジスタの微細化、高集積化に対
応することができないという問題がある。
本発明は極短ゲート長のショットキーゲートの製造を可
能とし、微細化、高集積化に対応することができる電界
効果トランジスタの製造方法を提供することを目的とし
ている。
〔課題を解決するための手段〕
本発明の電界効果トランジスタの製造方法は、活性層領
域を有する半絶縁性基板上にショットキー接合特性を有
する耐熱性金属膜を形成する工程と、この耐熱性金属膜
上にショットキーゲートを配設する箇所に端部を有する
第１の絶縁膜を形成する工程と、この第１の絶縁膜を含
む全面に第２の絶縁膜を形成し、かっこの第２の絶縁膜
を異方性エツチングによりエツチングバックして第１の
絶縁膜の端部側面にのみ残す工程と、第１の絶縁膜を除
去した後に、残された第２の絶縁膜をマスクにして前記
耐熱性金属膜をエツチングしてショットキーゲートを形
成する工程とを含んでいる。
〔作用〕
上述した方法では、形成されるショットキーゲートのゲ
ート長は、マスクとしての第２の絶縁膜の膜厚に等しく
され、この第２の絶縁膜の膜厚を薄くすることにより極
短ゲート長のショットキーゲートを形成することが可能
となる。
Ｃ実施例〕 次に、本発明を図面を参照して説明する。
第１図（ａ）乃至第１図（ｈ）は本発明をＭＥＳＦＥＴ
に適用した実施例を製造工程順に示す断面図である。
先ず、第１図（ａ）のように、ＧａＡｓ等の半絶縁性基
板１に活性層領域２を形成した上で、基板１の上面にシ
ョットキー接合特性を有する耐熱性金属膜３を形成する
。
次いで、第１図（ｂ）のように、耐熱性金属膜３の上に
第１の絶縁膜４を形成し、これをショットキーゲートを
形成する箇所に端部がくる゛ようにパターンエツチング
する。更に、全面に第２の絶縁膜５を形成する。この第
２の絶縁膜５は、形成するショットキーゲートのゲート
長に相当する膜厚に形成する。
次に、第１図（ｃ）のように、前記第２の絶縁膜５を異
方性エツチングし、第１の絶縁膜４の側面に存在する第
２の絶縁膜５のみを残す。その後、第１の絶縁膜４もエ
ツチング除去する。
しかる上で、残された第２の絶縁膜５をマスクにして耐
熱性金属膜３をエツチングすることにより、第１図（ｄ
）のように、第２の絶縁膜５の膜厚に等しいゲート長の
ショットキーゲート３Ａが形成される。
その後、第１図（ｅ）のように、第２の絶縁膜５及びシ
ョットキーゲート３Ａを利用した自己整合法により不純
物のイオン注入を行って、コンタクト領域Ｍ域６を形成
し、かつ活性Ｉ　ｆｉＩ域２及びコンタクト領域６の活
性化のための高温熱処理を行う。
そして、第１図（ｆ）のように、全面にレジスト７を塗
布して平坦化を行い、これをエツチングバックすること
により第２の絶縁膜５を露呈させる。更に、第１図（ｇ
）のように、第２の絶縁膜５をエツチング除去してショ
ットキーゲート３Ａの上面を露呈させる。
しかる上で、全面にＡｕ等の低抵抗金属を蒸着し、かつ
レジスト７を除去したリフトオフ法により、第１図（ｈ
）のように、ショットキーゲート３Ａ上のみに低抵抗金
属８を形成し、ショットキーゲート３Ａを低抵抗化して
いる。
なお、以後の工程でソース・ドレイン電極等を形成する
ことにより、ＭＥＳＦＥＴを完成することはこれまでと
同じである。
この製造方法によれば、ショットキーゲート３Ａのゲー
ト長は、第２の絶縁膜５の膜厚に等しく形成できるので
、フォトレジスト等における解像度に関係なく、極短の
ゲート長のショットキーゲートを形成でき、ＭＥ　Ｓ　
Ｆ　ＥＴの微細化、高集積化が達成できる。また、この
実施例では、ショットキーゲート３Ａの上に低抵抗金属
８を一体的に形成しているので、シゴットキーゲー）３
Ａを微細に形成したことによる高抵抗化を解消する。
なお、本発明ではショットキーゲート３Ａの抵抗値を問
題としない場合には、第１図（ａ）乃至第１図（ｄ）の
工程のみを採用することにより、単層構造の微細ショッ
トキーゲートを形成することができる。
〔発明の効果］ 以上説明したように本発明は、ショットキーゲート材と
しての耐熱性金属膜の上に第１の絶縁膜と第２の絶縁膜
を形成し、かつこの第２の絶縁膜を第１の絶縁膜の側面
にのみ選択的に残してマスクを形成し、このマスクを用
いて耐熱性金属膜をエツチングしてショットキーゲート
を形成しているので、形成されるショットキーゲートの
ゲート長は第２の絶縁膜の膜厚に等しくされ、この第２
の絶縁膜の膜厚を薄くすることにより極短ゲート長のシ
ョットキーゲートを形成することができ、微細でかつ高
集積の電界効果トランジスタを製造することが可能とな
る。
【図面の簡単な説明】
第１図（ａ）乃至第１図（ｈ）は本発明方法の主要工程
を工程順に示す断面図、第２図（ａ）乃至第２図（ｃ）
は従来方法の工程一部を工程順に示す断面図である。 １・・・半絶縁性基板、２・・・活性Ｍ領域、３・・・
耐熱性金属膜、３Ａ・・・ショットキーゲート、４・・
・第１の絶縁膜、５・・・第２の絶縁膜、６・・・コン
タクトＮ領域、７・・・レジスト、８・・・低抵抗金属
、１１・・・半絶縁性基板、１２・・・活性層領域、１
３・・・耐熱性金属膜、１３Ａ・・・ショットキーゲー
ト、１４・・・フォトレジスト。 第 ■ 図 第１図 第 図

Claims (1)

    【特許請求の範囲】
  1. １、活性層領域を有する半絶縁性基板上にショットキー
    接合特性を有する耐熱性金属膜を形成する工程と、この
    耐熱性金属膜上にショットキーゲートを配設する箇所に
    端部を有する第１の絶縁膜を形成する工程と、この第１
    の絶縁膜を含む全面に第２の絶縁膜を形成し、かつこの
    第２の絶縁膜を異方性エッチングによりエッチングバッ
    クして第１の絶縁膜の端部側面にのみ残す工程と、第１
    の絶縁膜を除去した後に、残された第２の絶縁膜をマス
    クにして前記耐熱性金属膜をエッチングしてショットキ
    ーゲートを形成する工程とを含むことを特徴とする電界
    効果トランジスタの製造方法。
JP18411788A 1988-07-23 1988-07-23 電界効果トランジスタの製造方法 Pending JPH0233939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18411788A JPH0233939A (ja) 1988-07-23 1988-07-23 電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18411788A JPH0233939A (ja) 1988-07-23 1988-07-23 電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH0233939A true JPH0233939A (ja) 1990-02-05

Family

ID=16147678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18411788A Pending JPH0233939A (ja) 1988-07-23 1988-07-23 電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH0233939A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582274A (en) * 1994-04-04 1996-12-10 Nsk-Warner K.K. Brake band
EP0782183A3 (en) * 1995-12-11 1997-07-16 Motorola, Inc. Methods of fabrication of submicron features in semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5582274A (en) * 1994-04-04 1996-12-10 Nsk-Warner K.K. Brake band
EP0782183A3 (en) * 1995-12-11 1997-07-16 Motorola, Inc. Methods of fabrication of submicron features in semiconductor devices

Similar Documents

Publication Publication Date Title
JP2778600B2 (ja) 半導体装置の製造方法
US4222164A (en) Method of fabrication of self-aligned metal-semiconductor field effect transistors
JPH022142A (ja) 電界効果トランジスタ及びその製造方法
US4843024A (en) Method of producing a Schottky gate field effect transistor
US5043294A (en) Method for manufacturing an FET with asymmetrical gate region
JPH0233939A (ja) 電界効果トランジスタの製造方法
JP2664935B2 (ja) 電界効果トランジスタの製造方法
JPS61240684A (ja) シヨツトキ−型電界効果トランジスタ及びその製造方法
JPS63129664A (ja) 半導体装置の製造方法
JPH0684950A (ja) 電界効果トランジスタの製造方法
JPS63228761A (ja) 半導体装置の製造方法
JPH03276732A (ja) 電極構造の形成方法とそれを用いた半導体装置
KR0129585B1 (ko) 자기정합에 의한 트랜지스터 제조방법
JP2545846B2 (ja) ダブルゲ−トｔｆｔの製造方法
JPH1012871A (ja) 半導体装置の製造方法
JPH05275455A (ja) 半導体装置及びその製造方法
JP2569336B2 (ja) 半導体装置の製造方法
JP2906856B2 (ja) 電界効果トランジスタの製造方法
JP3139208B2 (ja) 電界効果トランジスタの製造方法
JPH0684954A (ja) 半導体装置の製造方法
JPH0439772B2 (ja)
JPH01161873A (ja) 半導体装置の製造方法
JPH02213143A (ja) 電界効果型トランジスタの製造方法
JPS60234375A (ja) シヨツトキゲ−ト型ｆｅｔの製造方法
JPS63172473A (ja) 電界効果トランジスタの製造方法