JP2906856B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP2906856B2 JP2906856B2 JP23116692A JP23116692A JP2906856B2 JP 2906856 B2 JP2906856 B2 JP 2906856B2 JP 23116692 A JP23116692 A JP 23116692A JP 23116692 A JP23116692 A JP 23116692A JP 2906856 B2 JP2906856 B2 JP 2906856B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gate
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ヘテロ接合を利用した
電界効果トランジスタの製造方法に関し、特に、低抵抗
電極を持ち、且つ、高均一な電界効果トランジスタの製
造方法に関する。
電界効果トランジスタの製造方法に関し、特に、低抵抗
電極を持ち、且つ、高均一な電界効果トランジスタの製
造方法に関する。
【０００２】
【従来の技術】従来より、ＧａＡｓとＡｌＧａＡｓのヘ
テロ接合を用いた電界効果トランジスタ（以下ＦＥＴと
記す）は、ＧａＡｓのみを用いたＦＥＴ（ＭＥＳＦＥ
Ｔ）より高速、高性能な素子として考えられ、特に、低
雑音素子及び高速ＩＣへの応用が研究されている。
テロ接合を用いた電界効果トランジスタ（以下ＦＥＴと
記す）は、ＧａＡｓのみを用いたＦＥＴ（ＭＥＳＦＥ
Ｔ）より高速、高性能な素子として考えられ、特に、低
雑音素子及び高速ＩＣへの応用が研究されている。
【０００３】例えば、図４（ｄ）に示すような電子親和
力の大きいノンドープＧａＡｓとＮ型の不純物を含有し
た電子親和力の小さいＡｌＧａＡｓの接合を用いたＨＥ
ＭＴあるいはＭＯＤＦＥＴは、良好な高周波特性を示
し、ＩＣにも応用されている（ＧａＡｓ ＩＣシンポジ
ウム テクニカル ダイジェスト １９８４年 １２５
項）。このような素子を用いたＩＣの高性能化を図る上
では、しきい値電圧の均一性及びゲート電極の微細化、
低抵抗化が重要となる。
力の大きいノンドープＧａＡｓとＮ型の不純物を含有し
た電子親和力の小さいＡｌＧａＡｓの接合を用いたＨＥ
ＭＴあるいはＭＯＤＦＥＴは、良好な高周波特性を示
し、ＩＣにも応用されている（ＧａＡｓ ＩＣシンポジ
ウム テクニカル ダイジェスト １９８４年 １２５
項）。このような素子を用いたＩＣの高性能化を図る上
では、しきい値電圧の均一性及びゲート電極の微細化、
低抵抗化が重要となる。
【０００４】かかるＦＥＴは、しきい値電圧の均一性に
関しては以下のような工程で製造されている。図４
（ａ）〜（ｄ）に素子の断面図を示し、工程を説明す
る。
関しては以下のような工程で製造されている。図４
（ａ）〜（ｄ）に素子の断面図を示し、工程を説明す
る。
【０００５】高抵抗ＧａＡｓ基板上に、高純度ＧａＡｓ
層１、Ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層２、Ｎ+ 型ＧａＡｓ
層３を形成する。ここで、Ｎ+ 型ＧａＡｓ層３はソース
抵抗低減のためのキャップ層である。最初に、メサある
いはイオン注入により素子分離を行う。次に、ソース及
びドレインを形成するオーミック電極４を所定の間隔を
おいて形成する。続いて、図４（ｂ）に示すように、オ
ーミック電極４間のいわゆるチャネル領域の所望の位置
に、開口部を有し、オーミック電極４を被覆する光学用
レジスト１１を形成する。次に、図４（ｃ）に示すよう
に、光学用レジスト１１をマスクとして、Ｎ+ 型ＧａＡ
ｓ層３に凹部（いわゆるリセス領域）をＧａＡｓとＡｌ
ＧａＡｓの選択性のある反応性エッチングガス（例え
ば、ＣＣｌ2 Ｆ2 とＨｅの混合ガス）によって、キャッ
プ層であるＮ+ 型ＧａＡｓ層３を選択的にエッチングし
て形成する。その後、周知の真空蒸着法により、Ａｌ等
のゲート電極材料を被着させ、図４（ｄ）に示すよう
に、リフトオフ法を適用することにより、ショットキー
ゲート電極１２がリセス内に選択的に形成されたリセス
ゲート構造を得る。
層１、Ｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層２、Ｎ+ 型ＧａＡｓ
層３を形成する。ここで、Ｎ+ 型ＧａＡｓ層３はソース
抵抗低減のためのキャップ層である。最初に、メサある
いはイオン注入により素子分離を行う。次に、ソース及
びドレインを形成するオーミック電極４を所定の間隔を
おいて形成する。続いて、図４（ｂ）に示すように、オ
ーミック電極４間のいわゆるチャネル領域の所望の位置
に、開口部を有し、オーミック電極４を被覆する光学用
レジスト１１を形成する。次に、図４（ｃ）に示すよう
に、光学用レジスト１１をマスクとして、Ｎ+ 型ＧａＡ
ｓ層３に凹部（いわゆるリセス領域）をＧａＡｓとＡｌ
ＧａＡｓの選択性のある反応性エッチングガス（例え
ば、ＣＣｌ2 Ｆ2 とＨｅの混合ガス）によって、キャッ
プ層であるＮ+ 型ＧａＡｓ層３を選択的にエッチングし
て形成する。その後、周知の真空蒸着法により、Ａｌ等
のゲート電極材料を被着させ、図４（ｄ）に示すよう
に、リフトオフ法を適用することにより、ショットキー
ゲート電極１２がリセス内に選択的に形成されたリセス
ゲート構造を得る。
【０００６】また、微細ゲート電極の形成方法として
は、電子線を用いた露光が知られており、かつ、低抵抗
なゲート電極の形成方法としては、特公昭６１−７７３
７０号公報に記載されている「パターン形成法」が知ら
れている。前記公報記載の「パターン形成法」を図５
（ａ）〜（ｃ）を用いて説明する。
は、電子線を用いた露光が知られており、かつ、低抵抗
なゲート電極の形成方法としては、特公昭６１−７７３
７０号公報に記載されている「パターン形成法」が知ら
れている。前記公報記載の「パターン形成法」を図５
（ａ）〜（ｃ）を用いて説明する。
【０００７】まず、図５（ａ）に示すように、低感度の
ポジ型レジスト１４をＧａＡｓ基板１３上に塗布し、つ
いで、高感度のポジ型レジスト１５を上記低感度のポジ
型レジスト１４上に塗布し、電子線により露光する。次
に、現像して、マッシュルーム型（Ｔ型）のレジストパ
ターンを得る。次に、図５（ｂ）に示すように、ゲート
金属９を蒸着する。次に、図５（ｃ）に示すように、有
機溶剤を用いて、低感度のポジ型レジスト１４、高感度
のポジ型レジスト１５、及び、ゲート金属９を除去する
ことによって、マッシュルーム型（Ｔ型）のゲート電極
１０が形成される。
ポジ型レジスト１４をＧａＡｓ基板１３上に塗布し、つ
いで、高感度のポジ型レジスト１５を上記低感度のポジ
型レジスト１４上に塗布し、電子線により露光する。次
に、現像して、マッシュルーム型（Ｔ型）のレジストパ
ターンを得る。次に、図５（ｂ）に示すように、ゲート
金属９を蒸着する。次に、図５（ｃ）に示すように、有
機溶剤を用いて、低感度のポジ型レジスト１４、高感度
のポジ型レジスト１５、及び、ゲート金属９を除去する
ことによって、マッシュルーム型（Ｔ型）のゲート電極
１０が形成される。
【０００８】
【発明が解決しようとする課題】以上述べたマッシュル
ーム型（Ｔ型）のゲート電極の形成方法を用い、しか
も、リセス形成に選択ドライエッチングを適用すること
は困難である。電子線露光用のレジストとして用いられ
ているＰＭＭＡ（ポリメチルメタクリレート）系のレジ
ストは、耐ドライエッチング性がないため、マッシュル
ーム型（Ｔ型）のレジスト形状が維持できなくなる。特
に、マッシュルーム型（Ｔ型）の下層レジスト部がドラ
イエッチングにより薄くなり、ゲート金属のリフトオフ
ができない。また、ゲート長は下層レジスト開口幅で決
定されるため、下層レジストの膜厚を必要以上に厚くで
きない。
ーム型（Ｔ型）のゲート電極の形成方法を用い、しか
も、リセス形成に選択ドライエッチングを適用すること
は困難である。電子線露光用のレジストとして用いられ
ているＰＭＭＡ（ポリメチルメタクリレート）系のレジ
ストは、耐ドライエッチング性がないため、マッシュル
ーム型（Ｔ型）のレジスト形状が維持できなくなる。特
に、マッシュルーム型（Ｔ型）の下層レジスト部がドラ
イエッチングにより薄くなり、ゲート金属のリフトオフ
ができない。また、ゲート長は下層レジスト開口幅で決
定されるため、下層レジストの膜厚を必要以上に厚くで
きない。
【０００９】本発明の目的は、以上のような従来技術に
おける性能の限界を打破し、低抵抗かつ微細なゲート電
極を形成し、しきい値電圧の均一性に優れた電界効果ト
ランジスタの製造方法を提供するものである。
おける性能の限界を打破し、低抵抗かつ微細なゲート電
極を形成し、しきい値電圧の均一性に優れた電界効果ト
ランジスタの製造方法を提供するものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半絶縁性ＧａＡｓ基板上に、チャネル層
となる高純度ＧａＡｓ層と、キャリア供給層となるＮ型
ＡｌＧａＡｓ層と、オーミックのキャップ層となるＮ+
型ＧａＡｓ層とを形成してなるウェハー上に、オーミッ
ク電極を形成したものにおいて、オーミック電極を含む
ウェハー全面に絶縁膜を形成する工程と、前記絶縁膜上
にＰＭＭＡ（ポリメチルメタクリレート）を塗布し、電
子線あるいはイオンビームで露光し、ゲート開口部を形
成する工程と、前記絶縁膜のゲート開口部をドライエッ
チングにより開口する工程と、前記Ｎ+ 型ＧａＡｓ層の
ゲート開口部を選択ドライエッチングにより開口する工
程と、前記絶縁膜上及び前記ゲート開口部上にゲート金
属を蒸着する工程と、マッシュルーム型のゲート電極の
上部のパターンを形成し、前記絶縁膜上のいらないゲー
ト金属を除去する工程とを設けたものである。
に、本発明は、半絶縁性ＧａＡｓ基板上に、チャネル層
となる高純度ＧａＡｓ層と、キャリア供給層となるＮ型
ＡｌＧａＡｓ層と、オーミックのキャップ層となるＮ+
型ＧａＡｓ層とを形成してなるウェハー上に、オーミッ
ク電極を形成したものにおいて、オーミック電極を含む
ウェハー全面に絶縁膜を形成する工程と、前記絶縁膜上
にＰＭＭＡ（ポリメチルメタクリレート）を塗布し、電
子線あるいはイオンビームで露光し、ゲート開口部を形
成する工程と、前記絶縁膜のゲート開口部をドライエッ
チングにより開口する工程と、前記Ｎ+ 型ＧａＡｓ層の
ゲート開口部を選択ドライエッチングにより開口する工
程と、前記絶縁膜上及び前記ゲート開口部上にゲート金
属を蒸着する工程と、マッシュルーム型のゲート電極の
上部のパターンを形成し、前記絶縁膜上のいらないゲー
ト金属を除去する工程とを設けたものである。
【００１１】また、上記目的を達成するために、本発明
は、半絶縁性ＧａＡｓ基板上に、チャネル層となる高純
度ＧａＡｓ層と、キャリア供給層となるＮ型ＡｌＧａＡ
ｓ層と、オーミックのキャップ層となるＮ+ 型ＧａＡｓ
層とを形成してなるウェハー上に、オーミック電極を形
成したものにおいて、オーミック電極を含むウェハー全
面に絶縁膜を形成する工程と、前記絶縁膜上にＰＭＭＡ
（ポリメチルメタクリレート）を塗布し、電子線あるい
はイオンビームで露光し、ゲート開口部を形成する工程
と、前記絶縁膜のゲート開口部をドライエッチングによ
り開口する工程と、前記Ｎ+ 型ＧａＡｓ層のゲート開口
部を選択ドライエッチングにより開口する工程と、光学
用レジストを用い、マッシュルーム型のゲート電極の上
部のパターンを形成する工程と、Ｔｉ／Ａｌを蒸着し、
リフトオフ法によりマッシュルーム型ゲート電極を形成
する工程とを設けたものである。
は、半絶縁性ＧａＡｓ基板上に、チャネル層となる高純
度ＧａＡｓ層と、キャリア供給層となるＮ型ＡｌＧａＡ
ｓ層と、オーミックのキャップ層となるＮ+ 型ＧａＡｓ
層とを形成してなるウェハー上に、オーミック電極を形
成したものにおいて、オーミック電極を含むウェハー全
面に絶縁膜を形成する工程と、前記絶縁膜上にＰＭＭＡ
（ポリメチルメタクリレート）を塗布し、電子線あるい
はイオンビームで露光し、ゲート開口部を形成する工程
と、前記絶縁膜のゲート開口部をドライエッチングによ
り開口する工程と、前記Ｎ+ 型ＧａＡｓ層のゲート開口
部を選択ドライエッチングにより開口する工程と、光学
用レジストを用い、マッシュルーム型のゲート電極の上
部のパターンを形成する工程と、Ｔｉ／Ａｌを蒸着し、
リフトオフ法によりマッシュルーム型ゲート電極を形成
する工程とを設けたものである。
【００１２】
【実施例】以下、本発明について、図面を参照して説明
する。
する。
【００１３】図１及び図２は、本発明の一実施例の工程
断面図である。
断面図である。
【００１４】図１（ａ）に示すように、半絶縁性ＧａＡ
ｓ基板上に、チャネル層となる高純度ＧａＡｓ層１を１
μｍ、キャリア供給層となる不純物濃度２×１０18ｃｍ
-3のＳｉドープのＮ型ＡｌＧａＡｓ層２を３００オング
ストローム、オーミックのキャップ層として不純物濃度
３×１０19ｃｍ-3のＳｉドープのＮ+ 型ＧａＡｓ層３を
５００オングストロームだけ、順々に形成する。このよ
うに形成されたウェハーを用い、素子分離としてＢ
+ を、３０ｋｅＶ、１×１０13ｃｍ-2で、イオン注入を
行い、ＡｕＧｅ／Ｎｉを用いたオーミック電極４を形成
する。
ｓ基板上に、チャネル層となる高純度ＧａＡｓ層１を１
μｍ、キャリア供給層となる不純物濃度２×１０18ｃｍ
-3のＳｉドープのＮ型ＡｌＧａＡｓ層２を３００オング
ストローム、オーミックのキャップ層として不純物濃度
３×１０19ｃｍ-3のＳｉドープのＮ+ 型ＧａＡｓ層３を
５００オングストロームだけ、順々に形成する。このよ
うに形成されたウェハーを用い、素子分離としてＢ
+ を、３０ｋｅＶ、１×１０13ｃｍ-2で、イオン注入を
行い、ＡｕＧｅ／Ｎｉを用いたオーミック電極４を形成
する。
【００１５】次に、図１（ｂ）に示すように、ＳｉＯ2
からなる絶縁膜５を１０００オングストロームウェハー
全面に形成する。次に、電子線露光用のレジストＰＭＭ
Ａ６を２０００オングストローム塗布し、ゲート部を露
光、現像して開口する〔図１（ｃ）〕。次に、図１
（ｄ）に示すように、ＣＦ4 ガスを用い、ゲート部の絶
縁膜５をドライエッチング７し、開口する。ＣＦ4 ガス
でドライエッチング７した場合のＳｉＯ2 とＰＭＭＡの
エッチング率を表１に示す。
からなる絶縁膜５を１０００オングストロームウェハー
全面に形成する。次に、電子線露光用のレジストＰＭＭ
Ａ６を２０００オングストローム塗布し、ゲート部を露
光、現像して開口する〔図１（ｃ）〕。次に、図１
（ｄ）に示すように、ＣＦ4 ガスを用い、ゲート部の絶
縁膜５をドライエッチング７し、開口する。ＣＦ4 ガス
でドライエッチング７した場合のＳｉＯ2 とＰＭＭＡの
エッチング率を表１に示す。
【００１６】
【表１】
【００１７】このとき、ＰＭＭＡ６もエッチングされる
が、絶縁膜５のゲート部が開口されるため、問題にはな
らない。次に、ゲート部のＮ+ 型ＧａＡｓ層３をＣＣｌ
2 Ｆ2 ＋Ｈｅのガスを用いて、選択ドライエッチング８
して、リセスを形成する〔図１（ｅ）〕。ＣＣｌ2 Ｆ2
＋Ｈｅガスを用い、１０分間選択ドライエッチング８し
た場合のＧａＡｓ，ＳｉＯ2 ，及び，ＰＭＭＡのエッチ
ング率を表２に示す。
が、絶縁膜５のゲート部が開口されるため、問題にはな
らない。次に、ゲート部のＮ+ 型ＧａＡｓ層３をＣＣｌ
2 Ｆ2 ＋Ｈｅのガスを用いて、選択ドライエッチング８
して、リセスを形成する〔図１（ｅ）〕。ＣＣｌ2 Ｆ2
＋Ｈｅガスを用い、１０分間選択ドライエッチング８し
た場合のＧａＡｓ，ＳｉＯ2 ，及び，ＰＭＭＡのエッチ
ング率を表２に示す。
【００１８】
【表２】
【００１９】この場合、絶縁膜５がドライエッチングの
マスクとなり得る。次に、図２（ａ）に示すように、ゲ
ート金属９であるＷＳｉをスパッタ法により蒸着し、ゲ
ート開口部にゲート金属９を埋め込み、マッシュルーム
型（Ｔ型）のゲート電極１０〔図２（ｂ）〕の下部を形
成する。
マスクとなり得る。次に、図２（ａ）に示すように、ゲ
ート金属９であるＷＳｉをスパッタ法により蒸着し、ゲ
ート開口部にゲート金属９を埋め込み、マッシュルーム
型（Ｔ型）のゲート電極１０〔図２（ｂ）〕の下部を形
成する。
【００２０】次に、光学用レジストを用い、マッシュル
ーム型（Ｔ型）のゲート電極１０〔図２（ｂ）〕の上部
のパターンを形成し、ＳＦ6 ガスを用い絶縁膜５上のい
らないゲート金属９を除去して、図２（ｂ）に示すよう
に、マッシュルーム型のゲート電極１０の上部を形成す
る。
ーム型（Ｔ型）のゲート電極１０〔図２（ｂ）〕の上部
のパターンを形成し、ＳＦ6 ガスを用い絶縁膜５上のい
らないゲート金属９を除去して、図２（ｂ）に示すよう
に、マッシュルーム型のゲート電極１０の上部を形成す
る。
【００２１】以上のような方法により、選択ドライエッ
チング８が使用でき、しかも、マッシュルーム型（Ｔ
型）のゲート電極１０を形成した電界効果トランジスタ
が形成できた。
チング８が使用でき、しかも、マッシュルーム型（Ｔ
型）のゲート電極１０を形成した電界効果トランジスタ
が形成できた。
【００２２】また、本実施例では、絶縁膜５として、Ｓ
ｉＯ2 を用いたが、ＣＣｌ2 Ｆ2 ＋Ｈｅガスを用いたド
ライエッチング７のマスクとなるＳｉＮ膜やＳｉＯＮ等
を用いてもを同様に実現できる。
ｉＯ2 を用いたが、ＣＣｌ2 Ｆ2 ＋Ｈｅガスを用いたド
ライエッチング７のマスクとなるＳｉＮ膜やＳｉＯＮ等
を用いてもを同様に実現できる。
【００２３】図１及び図３は、本発明の他の実施例の工
程断面図である。
程断面図である。
【００２４】図１（ａ）に示すように、半絶縁性ＧａＡ
ｓ基板上に、チャネル層となる高純度ＧａＡｓ層１を１
μｍ、キャリア供給層となる不純物濃度２×１０18ｃｍ
-3のＳｉドープのＮ型ＡｌＧａＡｓ層２を３００オング
ストローム、オーミックのキャップ層として不純物濃度
３×１０19ｃｍ-3のＳｉドープのＮ+ 型ＧａＡｓ層３を
５００オングストロームだけ、順々に形成する。このよ
うに形成されたウェハーを用い、素子分離としてＢ
+ を、３０ｋｅＶ、１×１０13ｃｍ-2で、イオン注入を
行い、ＡｕＧｅ／Ｎｉを用いたオーミック電極４を形成
する。
ｓ基板上に、チャネル層となる高純度ＧａＡｓ層１を１
μｍ、キャリア供給層となる不純物濃度２×１０18ｃｍ
-3のＳｉドープのＮ型ＡｌＧａＡｓ層２を３００オング
ストローム、オーミックのキャップ層として不純物濃度
３×１０19ｃｍ-3のＳｉドープのＮ+ 型ＧａＡｓ層３を
５００オングストロームだけ、順々に形成する。このよ
うに形成されたウェハーを用い、素子分離としてＢ
+ を、３０ｋｅＶ、１×１０13ｃｍ-2で、イオン注入を
行い、ＡｕＧｅ／Ｎｉを用いたオーミック電極４を形成
する。
【００２５】次に、図１（ｂ）に示すように、ＳｉＯ2
からなる絶縁膜５を５００オングストロームウェハー全
面に形成する。次に、電子線露光用のレジストＰＭＭＡ
６を５０００オングストローム塗布し、ゲート部を露
光、現像して開口する〔図１（ｃ）〕。次に、図１
（ｄ）に示すように、ＣＦ4 ガスを用い、ゲート部の絶
縁膜５をドライエッチング７し、開口する。このとき、
ＰＭＭＡ６もエッチングされるが、絶縁膜５のゲート部
が開口されるため、問題にはならない。次に、ゲート部
のＮ+ 型ＧａＡｓ層３をＣＣｌ2 Ｆ2 ＋Ｈｅのガスを用
いて、選択ドライエッチング８して、リセスを形成する
〔図１（ｅ）〕。この場合、絶縁膜５がドライエッチン
グのマスクとなり得る。次に、光学用レジスト１１を用
い、マッシュルーム型（Ｔ型）のゲート電極１０〔図３
（ｂ）〕の上部のパターンを形成し〔図３（ａ）〕、図
３（ｂ）に示すように、Ｔｉ／Ａｌを蒸着し、リフトオ
フ法によりマッシュルーム型（Ｔ型）ゲート電極１０を
形成する。
からなる絶縁膜５を５００オングストロームウェハー全
面に形成する。次に、電子線露光用のレジストＰＭＭＡ
６を５０００オングストローム塗布し、ゲート部を露
光、現像して開口する〔図１（ｃ）〕。次に、図１
（ｄ）に示すように、ＣＦ4 ガスを用い、ゲート部の絶
縁膜５をドライエッチング７し、開口する。このとき、
ＰＭＭＡ６もエッチングされるが、絶縁膜５のゲート部
が開口されるため、問題にはならない。次に、ゲート部
のＮ+ 型ＧａＡｓ層３をＣＣｌ2 Ｆ2 ＋Ｈｅのガスを用
いて、選択ドライエッチング８して、リセスを形成する
〔図１（ｅ）〕。この場合、絶縁膜５がドライエッチン
グのマスクとなり得る。次に、光学用レジスト１１を用
い、マッシュルーム型（Ｔ型）のゲート電極１０〔図３
（ｂ）〕の上部のパターンを形成し〔図３（ａ）〕、図
３（ｂ）に示すように、Ｔｉ／Ａｌを蒸着し、リフトオ
フ法によりマッシュルーム型（Ｔ型）ゲート電極１０を
形成する。
【００２６】以上のような方法により，選択ドライエッ
チング８が使用でき、しかも、マッシュルーム型のゲー
ト電極１０を形成した電界効果トランジスタが形成でき
た。
チング８が使用でき、しかも、マッシュルーム型のゲー
ト電極１０を形成した電界効果トランジスタが形成でき
た。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
リセス形成時にＧａＡｓ層の選択ドライエッチングがで
きることにより、しきい値電圧の均一性に優れ、しか
も、微細なゲート長をもち、低抵抗なゲート電極を形成
できることから、高性能な電界効果トランジスタが実現
できるという効果が得られる。
リセス形成時にＧａＡｓ層の選択ドライエッチングがで
きることにより、しきい値電圧の均一性に優れ、しか
も、微細なゲート長をもち、低抵抗なゲート電極を形成
できることから、高性能な電界効果トランジスタが実現
できるという効果が得られる。
【図１】本発明の一実施例及び他の実施例の一部の工程
断面図である。
断面図である。
【図２】本発明の一実施例の残りの部分の工程断面図で
ある。
ある。
【図３】本発明の他の実施例の残りの部分の工程断面図
である。
である。
【図４】従来例を説明するための工程断面図である。
【図５】従来のパターン形成法を示す図である。
１ 高純度ＧａＡｓ層 ２ Ｎ型ＡｌＧａＡｓ層 ３ Ｎ+ 型ＧａＡｓ層 ４ オーミック電極 ５ 絶縁膜 ６ ＰＭＭＡ ７ ドライエッチング ８ 選択ドライエッチング ９ ゲート金属 １０ ゲート電極 １１ 光学用レジスト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (2)
- 【請求項１】半絶縁性ＧａＡｓ基板上に、チャネル層と
なる高純度ＧａＡｓ層と、キャリア供給層となるＮ型Ａ
ｌＧａＡｓ層と、オーミックのキャップ層となるＮ+ 型
ＧａＡｓ層とを形成してなるウェハー上に、オーミック
電極を形成したものにおいて、オーミック電極を含むウ
ェハー全面に絶縁膜を形成する工程と、前記絶縁膜上に
ＰＭＭＡ（ポリメチルメタクリレート）を塗布し、電子
線あるいはイオンビームで露光し、ゲート開口部を形成
する工程と、前記絶縁膜のゲート開口部をドライエッチ
ングにより開口する工程と、前記Ｎ+ 型ＧａＡｓ層のゲ
ート開口部を選択ドライエッチングにより開口する工程
と、前記絶縁膜上及び前記ゲート開口部上にゲート金属
を蒸着する工程と、マッシュルーム型のゲート電極の上
部のパターンを形成し、前記絶縁膜上のいらないゲート
金属を除去する工程とを含むことを特徴とする電界効果
トランジスタの製造方法。 - 【請求項２】半絶縁性ＧａＡｓ基板上に、チャネル層と
なる高純度ＧａＡｓ層と、キャリア供給層となるＮ型Ａ
ｌＧａＡｓ層と、オーミックのキャップ層となるＮ+ 型
ＧａＡｓ層とを形成してなるウェハー上に、オーミック
電極を形成したものにおいて、オーミック電極を含むウ
ェハー全面に絶縁膜を形成する工程と、前記絶縁膜上に
ＰＭＭＡ（ポリメチルメタクリレート）を塗布し、電子
線あるいはイオンビームで露光し、ゲート開口部を形成
する工程と、前記絶縁膜のゲート開口部をドライエッチ
ングにより開口する工程と、前記Ｎ+ 型ＧａＡｓ層のゲ
ート開口部を選択ドライエッチングにより開口する工程
と、光学用レジストを用い、マッシュルーム型のゲート
電極の上部のパターンを形成する工程と、Ｔｉ／Ａｌを
蒸着し、リフトオフ法によりマッシュルーム型ゲート電
極を形成する工程とを含むことを特徴とする電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23116692A JP2906856B2 (ja) | 1992-08-31 | 1992-08-31 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23116692A JP2906856B2 (ja) | 1992-08-31 | 1992-08-31 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0684961A JPH0684961A (ja) | 1994-03-25 |
| JP2906856B2 true JP2906856B2 (ja) | 1999-06-21 |
Family
ID=16919354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23116692A Expired - Lifetime JP2906856B2 (ja) | 1992-08-31 | 1992-08-31 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906856B2 (ja) |
-
1992
- 1992-08-31 JP JP23116692A patent/JP2906856B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0684961A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155053A (en) | Method of forming t-gate structure on microelectronic device substrate | |
| US5036017A (en) | Method of making asymmetrical field effect transistor | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| US4616400A (en) | Process for fabricating a double recess channel field effect transistor | |
| JPH1140578A (ja) | 半導体装置及びその製造方法 | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5837570A (en) | Heterostructure semiconductor device and method of fabricating same | |
| US5219772A (en) | Method for making field effect devices with ultra-short gates | |
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2607310B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPH09172163A (ja) | 半導体装置の製造方法 | |
| JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6068661A (ja) | 半導体装置 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPS61216487A (ja) | 半導体装置の製造方法 | |
| JPH05235056A (ja) | 半導体装置及びその製造方法 | |
| JPH028454B2 (ja) | ||
| JPH02191344A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPH0529354A (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 | |
| JPH0846146A (ja) | 半導体集積回路の製造方法 |