JPH02213143A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPH02213143A JPH02213143A JP3403089A JP3403089A JPH02213143A JP H02213143 A JPH02213143 A JP H02213143A JP 3403089 A JP3403089 A JP 3403089A JP 3403089 A JP3403089 A JP 3403089A JP H02213143 A JPH02213143 A JP H02213143A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- metal
- layer region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000005669 field effect Effects 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果型トランジスタ（ＦＥＴ）の製造方法
に関し、特に化合物半導体デバイスにおけるショットキ
ー接合ゲート形ＦＥＴの製造方法に関する。
に関し、特に化合物半導体デバイスにおけるショットキ
ー接合ゲート形ＦＥＴの製造方法に関する。
従来、この種の製造方法を第３図（ａ）〜（ｃ）を参照
して説明する。第３図（ａ）に示すように選択とショッ
トキー接合を持つ耐熱性ゲート金属３３を被着し、所望
のゲート電極形状に整形する。次に第３図（ｂ）に示す
ように全面に絶縁膜形成後、異方性エツチングを行なう
ことにより耐熱性ゲート金属３３０両側壁部にのみ絶縁
膜３４を設け、これらの耐熱性ゲート金属３３および絶
縁膜３４をマスクとして不純物のイオン注入によりコン
タクト層領域３５を形成した後、高温熱処理により能動
層領域３２及びコンタクト層領域３５を活性化する０次
いで、第３図（ｃ）に示すようにオーミック電極３６を
形成し電界効果型トランジスタを製造していた。
して説明する。第３図（ａ）に示すように選択とショッ
トキー接合を持つ耐熱性ゲート金属３３を被着し、所望
のゲート電極形状に整形する。次に第３図（ｂ）に示す
ように全面に絶縁膜形成後、異方性エツチングを行なう
ことにより耐熱性ゲート金属３３０両側壁部にのみ絶縁
膜３４を設け、これらの耐熱性ゲート金属３３および絶
縁膜３４をマスクとして不純物のイオン注入によりコン
タクト層領域３５を形成した後、高温熱処理により能動
層領域３２及びコンタクト層領域３５を活性化する０次
いで、第３図（ｃ）に示すようにオーミック電極３６を
形成し電界効果型トランジスタを製造していた。
上述した従来の電界効果型トランジスタは、ゲートを整
形する際に光露光技術を用いるので短いゲート長の成形
は困難である。加えて、ゲート長が短かくなると耐熱性
ゲート金属が高抵抗のため、ゲート抵抗の増加が顕著に
なる欠点がある。
形する際に光露光技術を用いるので短いゲート長の成形
は困難である。加えて、ゲート長が短かくなると耐熱性
ゲート金属が高抵抗のため、ゲート抵抗の増加が顕著に
なる欠点がある。
そのため、高集積化に伴う電界効果型トランジスタ形成
領域の縮小化、およびトランジスタの高速動作イｉ費電
力の低減を図るうえで障害となっていた。
領域の縮小化、およびトランジスタの高速動作イｉ費電
力の低減を図るうえで障害となっていた。
本発明の目的は、従来の光露光技術を用いずにゲート長
を短かく形成する製造方法とゲート抵抗の増加を抑えた
ゲート構造を採用することによりトランジスタの集積化
、高速動作化および低消費電力化を可能とするものであ
る。
を短かく形成する製造方法とゲート抵抗の増加を抑えた
ゲート構造を採用することによりトランジスタの集積化
、高速動作化および低消費電力化を可能とするものであ
る。
本発明の電界効果トランジスタの製造方法は、能動層領
域が選択的に形成された半絶縁性基板上に第１の絶縁膜
を堆積する工程と、その表面に第２の絶縁膜を堆積する
工程と第２の絶縁膜を所望の形状にエツチングする工程
と、このエツチングにより第２の絶縁膜に生じた凹部の
側壁に第１の金属膜を形成する工程と、第２の絶縁膜及
び第１の金属膜をマスクとして第１の絶縁膜をエツチン
グ除去する工程と、このエツチングにより生じた凹部に
第２の金属膜を埋込む工程と、第２の絶縁膜及び第１の
絶縁膜を選択的にエツチング除去する工程と、第１の金
属膜及び第２の金属膜をマスクとしてイオン注入を行い
コンタクト層領域を形成する工程と、スンククト層領域
上にオーミック性電極を形成する工程とを含むものであ
る。このような製造方法によりゲート電極の形成に光露
光技術を用いることなく第１の金属膜の膜厚を制御する
ことでゲート長の短いゲート電極を形成できる。
域が選択的に形成された半絶縁性基板上に第１の絶縁膜
を堆積する工程と、その表面に第２の絶縁膜を堆積する
工程と第２の絶縁膜を所望の形状にエツチングする工程
と、このエツチングにより第２の絶縁膜に生じた凹部の
側壁に第１の金属膜を形成する工程と、第２の絶縁膜及
び第１の金属膜をマスクとして第１の絶縁膜をエツチン
グ除去する工程と、このエツチングにより生じた凹部に
第２の金属膜を埋込む工程と、第２の絶縁膜及び第１の
絶縁膜を選択的にエツチング除去する工程と、第１の金
属膜及び第２の金属膜をマスクとしてイオン注入を行い
コンタクト層領域を形成する工程と、スンククト層領域
上にオーミック性電極を形成する工程とを含むものであ
る。このような製造方法によりゲート電極の形成に光露
光技術を用いることなく第１の金属膜の膜厚を制御する
ことでゲート長の短いゲート電極を形成できる。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の第１の実施例の縦断面
工程図である。
工程図である。
第１図（ａ）に示すようにＧａＡｓからなる半絶縁性基
板１にＮ型不純物、たとえばシリコン（Ｓｉ）をイオン
注入することによってＮ型能動層領域２を選択的に設け
た後、その表面に酸化シリコン膜のような第１の絶縁膜
３を堆積し、さらにその表面に窒化シリコン膜のような
第２の絶縁膜４を堆積する。次いで第１図（ｂ）に示す
ようにフォトリソグラフィー技術を用いてさらにはリア
クティブエツチング技術を用いて第２の絶縁膜４を所望
形状に整形した後、第１の金属膜５としてタングステン
やシリサイド（ＷＳｉ）等の膜厚制御性の良い金属膜を
全面に被着し異方性エツチングにより第２の絶縁膜４が
露出するまでエツチング（エッチバック）する事により
第２の絶縁膜４の側壁部にのみ第１の金属膜５を残す。
板１にＮ型不純物、たとえばシリコン（Ｓｉ）をイオン
注入することによってＮ型能動層領域２を選択的に設け
た後、その表面に酸化シリコン膜のような第１の絶縁膜
３を堆積し、さらにその表面に窒化シリコン膜のような
第２の絶縁膜４を堆積する。次いで第１図（ｂ）に示す
ようにフォトリソグラフィー技術を用いてさらにはリア
クティブエツチング技術を用いて第２の絶縁膜４を所望
形状に整形した後、第１の金属膜５としてタングステン
やシリサイド（ＷＳｉ）等の膜厚制御性の良い金属膜を
全面に被着し異方性エツチングにより第２の絶縁膜４が
露出するまでエツチング（エッチバック）する事により
第２の絶縁膜４の側壁部にのみ第１の金属膜５を残す。
次に、第１図（ｃ）のように第２の絶縁膜４及び第１の
金属膜５をマスクとして、第１の絶縁膜３を異方性エツ
チングし、能動層領域２に達する開口部を設けたタング
ステンシリサイド（ＷＳｉ）等のゲート金属となる第２
の金属膜６を被着する。そして例えば、フォトレジスト
のような高分子材料を塗布し、表面を平坦にした後、第
１図（ｄ）のようにエッチバックし、第１の金属１１ｉ
５を露出させて全面を平坦化する。次いで、第１図（ｅ
）に示すようにトランジスタ領域の第２の絶縁膜４及び
第１の絶縁膜３をウェットエツチングにより選択的にエ
ツチングした後、第１の金属膜５及び第２の金Ｍ膜６を
マスクとして再びＳｉをイオン注入することによって、
コンタクト層領域７を形成する。その後、熱処理により
イオン注入層の活性化を行い、コンタクト層領域７上に
例えば金とゲルマニウムの化第２図（ａ）〜（Ｃ）は本
発明の第２の実施例の縦断面工程図である。第１の実施
例と同様に能動層領域２を有する半絶縁性基板ｌ上に第
１の絶Ｒ膜３及び第２の絶Ｒ１１４を堆積し、所望形状
に第２の絶縁膜４を整形し、第２の絶縁膜４の側壁部に
第１の金属膜５を設け、第２の絶縁膜４および第１の金
属膜５をマスクとして第１の絶縁膜３を異方性エツチン
グ後、第２の金属膜６を被着し、し金属膜５及び第２の
金属膜６をマスクとして第２の絶縁膜４及び第１の絶縁
膜３をリアクティブイオンエツチング（ＲＩ Ｅ）によ
り異方性エツチングして除去した後、残った第１の絶縁
膜３、第１の金属膜５及び第２の金属膜６をマスクとし
てＳｉをイオン注入することによりコンタクト層領域７
を形成する。そして第２図（ｃ）に示すようにイオン注
入層の活性化を行なった後、ウェット・エツチングによ
り第１の絶縁膜３を除去する。次にコンタクト層領域７
上にオーミック性電極８を被着して電界効果トランジス
タを完成する。この実施例ではイオン注入でコンタクト
層領域７を形成する際第１の絶Ｒ膜３もマスクとなるの
でコンンジスタの均一性、再現性が向上するという利点
がある。また、本実施例では第１の絶縁膜３をコンタク
ト層領域７形成時のマスクとして使用した後、エツチン
グ除去しているが、第２図（Ｃ）後の工程において再び
絶縁膜の形成が行なわれるため第１の絶縁膜３をそのま
ま残しても良い。
金属膜５をマスクとして、第１の絶縁膜３を異方性エツ
チングし、能動層領域２に達する開口部を設けたタング
ステンシリサイド（ＷＳｉ）等のゲート金属となる第２
の金属膜６を被着する。そして例えば、フォトレジスト
のような高分子材料を塗布し、表面を平坦にした後、第
１図（ｄ）のようにエッチバックし、第１の金属１１ｉ
５を露出させて全面を平坦化する。次いで、第１図（ｅ
）に示すようにトランジスタ領域の第２の絶縁膜４及び
第１の絶縁膜３をウェットエツチングにより選択的にエ
ツチングした後、第１の金属膜５及び第２の金Ｍ膜６を
マスクとして再びＳｉをイオン注入することによって、
コンタクト層領域７を形成する。その後、熱処理により
イオン注入層の活性化を行い、コンタクト層領域７上に
例えば金とゲルマニウムの化第２図（ａ）〜（Ｃ）は本
発明の第２の実施例の縦断面工程図である。第１の実施
例と同様に能動層領域２を有する半絶縁性基板ｌ上に第
１の絶Ｒ膜３及び第２の絶Ｒ１１４を堆積し、所望形状
に第２の絶縁膜４を整形し、第２の絶縁膜４の側壁部に
第１の金属膜５を設け、第２の絶縁膜４および第１の金
属膜５をマスクとして第１の絶縁膜３を異方性エツチン
グ後、第２の金属膜６を被着し、し金属膜５及び第２の
金属膜６をマスクとして第２の絶縁膜４及び第１の絶縁
膜３をリアクティブイオンエツチング（ＲＩ Ｅ）によ
り異方性エツチングして除去した後、残った第１の絶縁
膜３、第１の金属膜５及び第２の金属膜６をマスクとし
てＳｉをイオン注入することによりコンタクト層領域７
を形成する。そして第２図（ｃ）に示すようにイオン注
入層の活性化を行なった後、ウェット・エツチングによ
り第１の絶縁膜３を除去する。次にコンタクト層領域７
上にオーミック性電極８を被着して電界効果トランジス
タを完成する。この実施例ではイオン注入でコンタクト
層領域７を形成する際第１の絶Ｒ膜３もマスクとなるの
でコンンジスタの均一性、再現性が向上するという利点
がある。また、本実施例では第１の絶縁膜３をコンタク
ト層領域７形成時のマスクとして使用した後、エツチン
グ除去しているが、第２図（Ｃ）後の工程において再び
絶縁膜の形成が行なわれるため第１の絶縁膜３をそのま
ま残しても良い。
以上説明したように本発明は、第１の絶縁膜の側壁に膜
厚制御性の良い第１の金属膜を設けることにより光露光
技術で形成された第２の絶縁膜の凹パターンより細い凹
パターンを第１の絶縁膜に形成でき、かつその寸法を第
１の金属膜の厚さで制御できるので、短いゲート長を持
つ第２の金属膜が容易に形成できる。さらに第１の金属
膜も第２の金属膜と共にゲート金属の一部となるためゲ
ート長が短くなることによるゲート抵抗の増加を抑制で
きる効果がある。なお実施例中では第１および第２の金
属膜として、タングステンｌシリサイド（ＷＳｉ）を用
いたが、これらは同一の金属である必要はなく、第１の
金属膜については膜厚の制御性のよい金属、第２の金属
膜についてはゲート金属として特性に優りた金属であれ
ば良く、かつ、第１および第２の金属間の電気的接続性
および物理的密着性が良好な金属であれば実施例に限ら
ない。
厚制御性の良い第１の金属膜を設けることにより光露光
技術で形成された第２の絶縁膜の凹パターンより細い凹
パターンを第１の絶縁膜に形成でき、かつその寸法を第
１の金属膜の厚さで制御できるので、短いゲート長を持
つ第２の金属膜が容易に形成できる。さらに第１の金属
膜も第２の金属膜と共にゲート金属の一部となるためゲ
ート長が短くなることによるゲート抵抗の増加を抑制で
きる効果がある。なお実施例中では第１および第２の金
属膜として、タングステンｌシリサイド（ＷＳｉ）を用
いたが、これらは同一の金属である必要はなく、第１の
金属膜については膜厚の制御性のよい金属、第２の金属
膜についてはゲート金属として特性に優りた金属であれ
ば良く、かつ、第１および第２の金属間の電気的接続性
および物理的密着性が良好な金属であれば実施例に限ら
ない。
第１図（ａ）〜（ｅ）は本発明の第１の実施例を示す断
面工程図、第２図は本発明の第２の実施例を示す断面工
程図、第３図は従来の技術を示す断面工程図である。 ｌ、３１・・・・・・半絶縁性基板、２，３２・・・・
・・能動層領域、３・・・・・・第１の絶縁膜、４・・
・・・・第２の絶縁膜５５・・・・・・第１の耐熱性金
属膜、６・・・・・・第２の耐熱性金属膜、７，３５・
・・・・・コンタクト層領域、８．３６・・・・・・オ
ーミック性電極、３３・・・・・・耐熱性ゲート金属、
３４・・・・・・側壁絶縁膜。 代理人 弁理士 内 原 晋 第１図 （ａう （ｂ） に 第２図 （ａ） （ｂ） （ｃ） 第 づ 図
面工程図、第２図は本発明の第２の実施例を示す断面工
程図、第３図は従来の技術を示す断面工程図である。 ｌ、３１・・・・・・半絶縁性基板、２，３２・・・・
・・能動層領域、３・・・・・・第１の絶縁膜、４・・
・・・・第２の絶縁膜５５・・・・・・第１の耐熱性金
属膜、６・・・・・・第２の耐熱性金属膜、７，３５・
・・・・・コンタクト層領域、８．３６・・・・・・オ
ーミック性電極、３３・・・・・・耐熱性ゲート金属、
３４・・・・・・側壁絶縁膜。 代理人 弁理士 内 原 晋 第１図 （ａう （ｂ） に 第２図 （ａ） （ｂ） （ｃ） 第 づ 図
Claims (1)
- 能動層領域が選択的に形成された半絶縁性基板上に第１
の絶縁膜を堆積する工程と、該第１の絶縁膜上に第２の
絶縁膜を堆積する工程と、該第２の絶縁膜をエッチング
し所望の凹部を形成する工程と、該第２の絶縁膜の凹部
側壁に第１の金属膜を形成する工程と、前記第２の絶縁
膜及び第１の金属膜をマスクとして前記第１の絶縁膜を
エッチングし、前記半絶縁基板に達する開口部を形成す
る工程と、第２の金属膜を該開口部に埋込む工程と、前
記第２の絶縁膜及び第１の絶縁膜を選択的にエッチング
除去する工程と、前記第１の金属膜及び第２の金属膜を
マスクとしてイオン注入を行いコンタクト層領域を形成
する工程と、前記コンタクト層領域上にオーミック性電
極を形成する工程を含むことを特徴とする電界効果型ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3403089A JPH02213143A (ja) | 1989-02-13 | 1989-02-13 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3403089A JPH02213143A (ja) | 1989-02-13 | 1989-02-13 | 電界効果型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02213143A true JPH02213143A (ja) | 1990-08-24 |
Family
ID=12402959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3403089A Pending JPH02213143A (ja) | 1989-02-13 | 1989-02-13 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02213143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181094A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
-
1989
- 1989-02-13 JP JP3403089A patent/JPH02213143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181094A (ja) * | 1995-12-26 | 1997-07-11 | Nec Corp | 電界効果トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
| JPS6215863A (ja) | 自己整合金属−半導体電界効果トランジスタの製造方法 | |
| JP2002526920A (ja) | 電界効果型トランジスタを持つ半導体装置を製造する方法 | |
| JPH03178135A (ja) | 絶縁ゲート電界効果トランジスタ製造方法 | |
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| CN111370306A (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| KR100327422B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH02213143A (ja) | 電界効果型トランジスタの製造方法 | |
| US4999690A (en) | Transistor | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| JP2664935B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100290881B1 (ko) | 반도체 소자의 티형 게이트 및 그 제조방법 | |
| US20030155620A1 (en) | Structure of semiconductor electronic device and method of manufacturing the same | |
| JPH04112579A (ja) | Ｍｏｓ型半導体装置 | |
| KR940002402B1 (ko) | 자체 정열된 게이트 트랜치(gate trench) MOSFET 제조방법 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPH0233939A (ja) | 電界効果トランジスタの製造方法 | |
| KR940007459B1 (ko) | 자기정렬 실리사이드 형성방법 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| KR100474744B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| KR100278280B1 (ko) | 트랜지스터 제조 방법 | |
| KR100501545B1 (ko) | 반도체 소자의 핀 에프이티 제조방법 | |
| JPS62281476A (ja) | 半導体装置の製造方法 | |
| KR0142782B1 (ko) | 반도체소자의 제조방법 |