KR0129585B1

KR0129585B1 - 자기정합에 의한 트랜지스터 제조방법

Info

Publication number: KR0129585B1
Application number: KR1019940016771A
Authority: KR
Inventors: 장경식
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1994-07-21
Filing date: 1994-07-21
Publication date: 1998-04-06

Abstract

본 발명은 마스크의 사용없이 자기정합적으로 패턴을 형성하는 자기정합에 의한 트랜지스터 제조방법에 관한 것으로, 로코스 공정에 의하여 반도체기판(21)에 패드절연막(22), 필드산화막(23)을 형성하는 단계, 상기 필드산화막(23)을 소정정도 식각하여 반도체기판(21)을 노출시킨 다음 식각된 필드산화막 측벽에 스페이서막(22')을 형성하는 단계, 상기 필드산화막(23)의 식각으로 노출된 영역에 이온주입 마스크(32)를 이용한 선택적 이온주입으로 소스/드레인영역(24)을 형성하는 단계, 상기 이온주입 마스크(32)을 제거하여 반도체기판(21)을 노출시킨 다음 이온주입하여 채녈영역(26)을 형성하고, 게이트 산화막(27), 게이트전극(28)을 형성하는 단계, 층간절연막(29), 소스/드레인전극(30)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

자기 정합에 의한 트랜지스터 제조방법

제1A도 내지 제1E도는 종래 방법에 따른 자기정합에 의한 트랜지스터 제조공정 단면도.

제2A도 내지 제2E도는 본 발명에 따른 일실시예의 자기정합에 의한 트랜지스터 제조공정단면도.

* 도면의 주요부분에 대한 부호의 설명

1,21 : 실리콘기판 2,22 : 질화막

22' : 질화막스페이서 3,23 : 필드산화막

4,24 : 소스/드레인영역 5,32 : 감광막

6,26 : 채널영역 7,27 : 게이트산화막

8,28 : 게이트폴리실리콘막 9,29 : 층간절연막

10,30 : 소스/드레인전극

본 발명은 트랜지스터 제조방법에 관한 것으로, 특히 마스크의 사용없이 자기정합적으로 패턴을 형성하는 자기정합에 의한 트랜지스터 제조방법에 관한 것이다.

회로 동작특성(Circuit performance) 향상을 위해서 소자크기(device feature size) 축소(reduction)는 필수불가결 하나, 서브마이크론 급의 소자축소(scale down)는 측면효과(side effect)라는 바람직하지 못한 현상을 유발시키게 된다.

이런 문제들을 해결하기 위하여 개발된 소자가 GR(gate recess) MOSFET이다.

제1도는 종래 방법에 따른 자기정합에 의한 트랜지스터 제조과정을 나타내는 공정 단면도로, 먼저 제1A도에서 로코스(LOCOS) 공정에 의하여 실리콘기판(1)에 질화막(2), 필드산화막(3)을 형성한다.

이어서, 제1B도에서 상기 질화막(2)을 제거한 후 이온주입하여 소스/드레인 영역(4)을 형성한 다음, 제1C도에서와 같이 감광막패턴(5)을 이용하여 필드산화막(3)을 제거한 후 다시 이온주입하여 채널영역(6)을 형성한다.

채널영역 형성후 감광막패턴을 제거하고 제1D도에서 게이트산화막(7), 게이트폴리실리콘막(8)을 차례로 형성한다.

끝으로 상기 게이트폴리실리막(8)을 소정정도 식각한 다음 제1E도에서 층간절연막(9)을 형성하고 활성영역의 상기 층간절연막, 게이트산화막을 식각하여 콘택홀을 형성한 다음 소스/드레인전극(10)을 형성한다.

그러나 상기 종래방법의 가장 큰 문제는 자기정합(self-align)으로 제작이 불가능하기 때문에 소스/드레인을 형성한 후 다시 마스킹 작업을 하여 게이트영역을 형성하여야 하므로 우수한 동작특성(high performance)을 가지고는 있으나 고집적 소자에 적응하기는 매우 힘들다.

따라서 상기 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 소스/드레인영역 형성후 게이트영역을 형성하기 위한 마스크작업 없이 자기정합으로 형성하는 자기정합에 의한 트랜지스터 제조방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 마스크의 사용없이 자기 정합적으로 패턴을 형성하는 자기정합에 의한 트랜지스터 제조방법에 있어서, 로코스 공정에 의하여 반도체기판에 패드절연막, 필드산화막을 형성하는 단계; 상기 필드산화막을 소정정도 식각하여 반도체기판을 노출시킨 다음 식각된 필드산화막 측벽에 스페이서막을 형성하는 단계; 상기 필드산화막의 식각으로 노출된 영역에서 이온주입 마스크를 이용한 선택적 이온주입으로 소스/드레인영역을 형성하고, 게이트산화막, 게이트전극을 형성하는 단계; 층간절연막, 소스/드레인전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면 제2도를 참조하여 본 발명의 일실시예를 상술한다.

제2A도 내지 제2E도는 본 발명에 따라 자기정합으로 게이트리세스(gate recess) MOSFET을 제조하는 과정을 나타내는 공정단면도로, 먼저 제2A도에서 로코스(LOCOS) 공정에 의하여 실리콘기판(21)에 질화막(22), 필드산화막(23)을 형성한다.

이어서, 제2B도에서와 같이 상기 필드산화막(23)을 소정정도 식각하여 실리콘기판(21)을 노출시킨 다음 전체구조 상부에 다시 질화막을 증착한 다음 스페이서 식각하여 질화막스페이서(22')를 형성한다.

계속해서 상기 필드산화막(23)의 식각으로 노출된 영역에 이온주입 마스크로 감광막(32)을 도포한 다음 상기 질화막(22)을 제거하고 이온주입하여 제2C도에서와 같이 소스/드레인영역(24)을 형성한다.

다시 제2D도에서 상기 감광막(32)을 제거하여 실리콘기판(21)을 노출시킨 다음 이온주입하여 채널영역(26)을 형성하고, 게이트산화막(27), 게이트폴리실리콘막(28), 층간절연막(29), 소스/드레인전극(30)을 형성하여 제2E도에 도시된 바와 같은 단면 구조를 이루는 MOSFET 공정을 완료한다.

따라서, 상기와 같이 이루어지는 본 발명은 자기정합 방식을 이용하여 게이트전극 형성후 소스/드레인전극 형성을 마스크 공정 없이 진행함으로써 안정적인 소자 특성을 얻을 수 있다.

Claims

마스크의 사용없이 자기정합적으로 패턴을 형성하는 자기정합에 의한 트랜지스터 제조방법에 있어서, 로코스 공정에 의하여 반도체기판(21)에 패드절연막(22), 필드산화막(23)을 형성하는 단계; 상기 필드산화막(23)을 소정정도 식각하여 반도체기판(21)을 노출시킨 다음 식각된 필드산화막 측벽에 스페이서막(22')을 형성하는 단계; 상기 필드산화막(23)의 식각으로 노출된 영역에 이온주입 마스크(32)를 이용한 선택적 이온 주입으로 소스/드레인영역(24)을 형성하는 단계; 상기 이온 주입 마스크(32)를 제거하여 반도체기판(21)을 노출시킨 다음 이온주입하여 채널영역(26)을 형성하고, 게이트산화막(27), 게이트전극(28)을 형성하는 단계; 층간절연막(29), 소스/드레인(30)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 자기정합에 의한 트랜지스터 제조방법.
제1항에 있어서, 상기 이온주입 마스크(32)는 감광막 도포후 에치백 공정을 통해 형성되는 것을 특징으로 하는 자기정합에 의한 트랜지스터 제조방법.