JP2569336B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法さらには微細電極
の形成方法に関し、例えばGaAsFETのゲート電極の形成
に利用した効果的な技術に関する。

［従来の技術］ 従来の一般的な方法による半導体基板上への電極や拡
散層の形成は、リソグラフィ技術によるレジストパター
ンの加工寸法に依存している。すなわち、半導体基板上
に形成したレジストパターンの幅もしくはレジスト膜の
開口部の大きさよりも小さな電極や拡散層を形成するこ
とができなかった。

そこで、第２図（Ａ）のごとく半導体基板１上に窒化
シリコン膜のような絶縁膜12を形成し、この絶縁膜に開
口部12aを形成してから、同図（Ｂ）のごとく酸化シリ
コン膜のような第２の絶縁膜４を形成し、プラズマエッ
チングのような異方性エッチングにより絶縁膜４をエッ
チングして、同図（Ｃ）のごとく開口部12a側壁部にサ
イドウォール4aを残して開口面積を小さくする。そし
て、この狭められた開口部12aよりイオン打込みを行な
って、リソグラフィ技術による加工寸法よりも小さな拡
散層を形成したり、電極を形成するサイドウォール技術
が提案されている。

また、上記サイドウォール技術とリフトオフ技術を組
合せて、GaAsFETのゲート電極を形成する方法も提案さ
れている（特開昭62−46577号）。この方法は、先ず基
板上に被エッチング材としての窒化シリコン膜を形成
し、この窒化シリコン膜上にレジスト膜を付着してそこ
に形成した開口部の内側にサイドウォールを形成する。
それから、このサイドウォールをエッチングマスクとし
て、エッチングを行なって基板表面を露出させた後、電
極用の金属膜を蒸着させてリフトオフ法によりレジスト
膜上の不要な金属膜を除去することにより、リソグラフ
ィ技術の加工寸法よりも短いゲート長のゲート電極を形
成するというものである。

［発明が解決しようとする問題点］ サイドウォール技術を利用してGaAsFETのショットキ
障壁のゲート電極を形成する場合、サイドウォールの内
側の基板表面を露出させる必要がある。しかるに、上述
した先願発明においては、サイドウォールが設けられる
レジスト膜下方の被エッチング材が窒化シリコン膜であ
るため、サイドウォール内側の基板表面を露出させる際
に、プラズマエッチングを行なうことになる。その結
果、プラズマエッチングによって基板表面が損傷され、
結晶構造が破壊されたり不純物が入り込むなどしてFET
の電気的特性が劣化するとともに、プラズマエッチング
の際に、被エッチング材が基板表面に再付着してゲート
電極金属膜と基板との接合状態が悪くなるなどの不都合
が生じる。

しかも、被エッチング材としての窒化シリコン膜の形
成にプラズマCVD法を適用すると、その際にも基板表面
に少なからずダメージを与えることになる。

また、被エッチング材としての窒化シリコン膜を省略
し、基板上に直接サイドウォールを設けるレジスト膜を
形成した場合には、サイドウォールを形成するための酸
化シリコン膜の異方性エッチングの際に基板表面が損傷
される。

この発明は上記のような問題点に着目してなされたも
ので、基板表面にダメージを与えることなく、サイドウ
ォール技術を利用して基板上に微細電極パターンや半導
体領域を形成できるような半導体製造技術を提供するこ
とにある。

［問題点を解決するための手段］ この発明は、感光特性の異なる２種類のレジスト膜を
２層に形成して、上層のレジスト膜を露光し現像して開
口部を形成してから絶縁膜を被着した後、異方性エッチ
ングによりレジスト膜上の絶縁膜を除去して上記開口部
の側壁に透光性を有する絶縁物からなるサイドウォール
を形成し、その後上層レジスト膜をマスクとして下層レ
ジストを露光、現像してサイドウォール内側の基板表面
を露出させてから、例えばゲート電極となる金属膜の被
着もしくは不純物の導入を行なった後、不要レジスト膜
を除去するようにした。

［作用］ 上記手段によれば、下層のレジスト膜が、上層レジス
ト膜に設けた開口部側壁へのサイドウォール形成の際の
バッファ層となるとともに、サイドウォール内側の基板
表面を露出するのにエッチング工程が不要となりレジス
ト除去工程だけで済むため基板表面の損傷を防止でき、
基板表面にダメージを与えることなく、サイドウォール
技術を利用して基板上に微細電極パターンや半導体領域
を形成できるようにするという上記目的を達成すること
ができる。

［実施例］ 以下本発明を、GaAs MESFETのゲート電極の形成に適
用した場合の一実施例を第１図を参照にして説明する。

先ず、GaAs基板１の表面にPMMA（ポリメチルメタアク
リレート）等遠紫外光に感応する第１のレジスト膜２を
被着した後、この第１レジスト膜２上に通常の紫外光に
感応する第２のレジスト膜３を被着する。つまり、互い
に感光特性の異なる２種類のレジスト膜を２層に形成す
る。それから、ゲート電極に対応するパターンを有する
マスクを用い、紫外光を照射して上層のレジスト膜３を
露光、現像し、第１図（Ａ）に示すように、レジスト膜
３に0.5μｍ程度の開口部3aを形成する。なお、上層レ
ジスト膜３を形成する紫外光感応型のレジストとしては
ポジ型ノボラック系のレジストがあり、アルカリ溶液を
用いて現像することができる。また、下層レジスト膜２
を形成する遠紫外光感応型のPMMAとしては、東京応化株
式会社製のOEBR−1000があり、専用の現像液を用いて現
像することができる。しかも、各々のレジストの現像液
は他のレジストを溶融することがない。

第１図（Ａ）に示す開口部3aの形成後は、第１図
（Ｅ）に示すように上層レジスト３上および開口部3aの
内側にかけて、酸化シリコン膜のような絶縁膜４を、ス
パッタ法等により形成する。

その後、上記絶縁膜４をスパッタエッチングあるいは
イオンエッチングのような異方性エッチングにより除去
する。このとき、エッチングは絶縁膜４の厚み方向に均
等に進行するため、局部的に厚い開口部3aの側壁に、第
１図（Ｃ）に示すごとく酸化シリコン膜からなるサイド
ウォール4aが残る。

次に、上層レジスト膜３をマスクとして、遠紫外光を
用いて下層レジスト膜２に対する露光を行なう。する
と、そのとき露出しているサイドウォール4aの内側のレ
ジスト膜２が感光される。しかも、このとき、サイドウ
ォール4aが透光性を有する酸化シリコン膜により形成さ
れているため、サイドウォール4a下のレジスト膜２も感
光される。つまり、下層レジスト膜２は、上層レジスト
膜３に形成された開口部3aに対応した部位が感光され
る。

そこで、これをPMMA用の現像液を用いて現像すると、
第１図（Ｄ）のように、サイドウォール4aがひさしのよ
うに張り出す形で、開口部3aの内側下層レジスト膜２が
除去される。なお、サイドウォール4aを非透光性の絶縁
膜で形成した場合には、露光のための光を斜め方向から
照射し、かつこれを開口部の両側から行なうことで、下
層レジスト膜２に対し、開口部よりも広い幅で感光させ
るようにすることができる。

次に、基板との間にショットキ障壁を形成するアルミ
ニウムのような金属を全面的に蒸着して、第１図（Ｅ）
のごとく金属膜５を形成する。このとき、開口部3aの内
側では、サイドウォール4aにより開口面積が狭められて
いるため、開口部3aの幅よりもサイドウォール4aの厚み
分だけ狭い幅の電極5aが形成される。しかも、このと
き、斜め方向から蒸着を行なうことで、さらに幅の狭い
電極5aを形成するようにすることもできる。

上記工程の後、上層レジスト膜３と下層レジスト膜２
をアセトン等の溶剤を用いて剥離することによりその上
の不要金属膜５を除去する。つまり、リフトオフ法によ
り、レジスト膜2,3と金属膜５を除去する。これにより
第１図（Ｆ）のように、基板１上にゲート長0.3μｍ程
度のショットキゲート電極5aが形成される。

なお、図示しないが、上記ショットキゲート電極5aを
形成した後は、ゲート電極5aをイオン打込みマスクの一
部としてイオン打込みを行なうことでセルフアラインで
ゲート電極5aの両側の基板表面にソース、ドレイン領域
となる拡散層が形成される。

以上本発明をショットキゲート電極を有するMESFETの
製造に適用した場合について説明したが、それに限定さ
れず接合型FETやHEMTのゲート電極その他基板上に直接
接触された微細電極を形成する場合に適用すると効果的
である。また、サイドウォール技術を利用して基板表面
にバイポーラトランジスタのエミッタのような微小拡散
層を形成する場合にも利用できる。

［発明の効果］ 以上説明したようにこの発明は、感光特性の異なる２
つのレジスト膜を２層に形成して、上層のレジスト膜を
露光し現像して開口部形成してから絶縁膜を被着した
後、異方性エッチングによりレジスト膜上の絶縁膜を除
去して上記開口部の側壁に透光性を有する絶縁物からな
るサイドウォールを形成し、その後上層レジスト膜をマ
スクとして下層レジストを露光、現像してサイドウォー
ル内側の基板表面を露出させてから、例えばゲート電極
となる金属膜の被着もしくは不純物の導入を行なった
後、不要レジスト膜を除去するようにしたので、下層の
レジスト膜が、上層レジスト膜の開口部側壁へのサイド
ウォール形成の際のバッファ層となるとともに、サイド
ウォール内側の基板表面を露出するエッチング工程が不
要となりレジストの除去工程だけで済むため、基板表面
にダメージを与えることなく、基板上に微細電極パター
ンや半導体領域を形成できるという効果がある。

【図面の簡単な説明】

第１図（Ａ）〜（Ｆ）は、本発明をMESFETのゲート電極
の形成に適用した場合の一実施例を製造工程順に示す断
面図、 第２図（Ａ）〜（Ｃ）は、従来のサイドウォール技術を
工程順に示す断面図である。 １……基板、２……下層レジスト膜、３……上層レジス
ト膜、3a……開口部、４……絶縁膜、4a……サイドウォ
ール、5a……電極（ゲート電極）。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−39071（ＪＰ，Ａ) 特開 昭62−46577（ＪＰ，Ａ) 特開 昭59−55019（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】感光特性の異なる２種類のレジストを別々
   に基板上に塗布して２層構造のレジスト膜を被着し、上
   層レジスト膜の所定の位置に開口部を形成した後、この
   上層レジスト膜の開口部内側壁に透光性を有する絶縁物
   からなるサイドウォールを形成し、上記上層レジストを
   マスクとして下層レジストの露光、現像を行なって基板
   表面の一部を露出させ、この露出された部位に電極もし
   くは半導体領域の形成を行なうようにしたことを特徴と
   する半導体装置の製造方法。
2. 【請求項２】上記電極は、基板表面に直接接触される電
   界効果トランジスタのゲート電極であることを特徴とす
   る特許請求の範囲第１項記載の半導体装置の製造方法。