JPS6390171A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS6390171A JPS6390171A JP23641286A JP23641286A JPS6390171A JP S6390171 A JPS6390171 A JP S6390171A JP 23641286 A JP23641286 A JP 23641286A JP 23641286 A JP23641286 A JP 23641286A JP S6390171 A JPS6390171 A JP S6390171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- resist film
- dielectric film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000003287 optical effect Effects 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電界効果トランジスタ（以下ＦＥＴという
）の製造方法に係り、特に、マイクロ波用のＦＥＴのゲ
ート電極の形成方法に関するものである。
）の製造方法に係り、特に、マイクロ波用のＦＥＴのゲ
ート電極の形成方法に関するものである。
第３図（ａ）〜（ｄ）は従来のマイクロ波用のＧａＡｓ
ＦＥＴのゲート電極形成方法の主要段階の状態を示す。
ＦＥＴのゲート電極形成方法の主要段階の状態を示す。
まず、第３図（ａ）に示すように１．半導体基板１上に
光学露光法によりゲート電極形成部に開口を有するレジ
スト膜２を形成後、これをマスクとして第３図（ｂ）に
示すように、リセス溝４を形成し、次いで、第３図（ｅ
）に示すように、リセス溝４内を含めてレジスト膜２上
に蒸着によって金属層５を形成する。その後、第３図（
ｄ）に示すように、リフトオフ法によってレジスト膜２
とともにその上の金属層５を除去し、リセス溝４内にゲ
ート電極となる金属層５ａを残す。
光学露光法によりゲート電極形成部に開口を有するレジ
スト膜２を形成後、これをマスクとして第３図（ｂ）に
示すように、リセス溝４を形成し、次いで、第３図（ｅ
）に示すように、リセス溝４内を含めてレジスト膜２上
に蒸着によって金属層５を形成する。その後、第３図（
ｄ）に示すように、リフトオフ法によってレジスト膜２
とともにその上の金属層５を除去し、リセス溝４内にゲ
ート電極となる金属層５ａを残す。
上記のような従来のＦＥＴの製造方法では、ゲ−１−電
極の長さくゲート長Ｊｇ’）は光学露光法を使用する限
りせいぜい０．４μｍ程度が限界であった。これは光学
露光法で形成できるバクーンの限界に相当する。ＦＥＴ
性能向上のためには、ゲート長（ｔ’ｇ’）はできるだ
け短くすることが要求されており、そのために電子ビー
ム露光法などが検討されているものの、生産性の面で不
利である等の問題点を有している。
極の長さくゲート長Ｊｇ’）は光学露光法を使用する限
りせいぜい０．４μｍ程度が限界であった。これは光学
露光法で形成できるバクーンの限界に相当する。ＦＥＴ
性能向上のためには、ゲート長（ｔ’ｇ’）はできるだ
け短くすることが要求されており、そのために電子ビー
ム露光法などが検討されているものの、生産性の面で不
利である等の問題点を有している。
この発明は、上記のような問題点を解消するためになさ
れたもので、電子ビーム露光法のような複雑な露光法を
用いることなく、ゲート長（ｊｇ’）を短（したゲート
電極を形成できるＦＥＴの製造方法を提供するものであ
る。
れたもので、電子ビーム露光法のような複雑な露光法を
用いることなく、ゲート長（ｊｇ’）を短（したゲート
電極を形成できるＦＥＴの製造方法を提供するものであ
る。
この発明に係るＦＥＴの製造方法は、ゲート電極形成時
のマスクとして、レジスト膜とそのゲート電極形成用の
開口の側壁部に堆積している誘電体膜を用いるものであ
る。
のマスクとして、レジスト膜とそのゲート電極形成用の
開口の側壁部に堆積している誘電体膜を用いるものであ
る。
この発明においては、ゲート電極形成時のマスクとして
、レジスト膜とゲート電極形成用のレジス）・膜の開口
の側壁部に堆積した誘電体膜を用いることから、光学露
光法という簡単な方法で、レジスト膜のゲート長より短
い、つまり、光学露光法の限界を超える微細なパターン
の形成が可能であり、ゲート長の短いゲーＩ−電極をリ
フトオフ法で形成できる。
、レジスト膜とゲート電極形成用のレジス）・膜の開口
の側壁部に堆積した誘電体膜を用いることから、光学露
光法という簡単な方法で、レジスト膜のゲート長より短
い、つまり、光学露光法の限界を超える微細なパターン
の形成が可能であり、ゲート長の短いゲーＩ−電極をリ
フトオフ法で形成できる。
以下、この発明のＦＥＴの製造方法の一実施例を第１図
によって説明する。なお、以下の説明でばＧａＡｓＦＥ
Ｔの製造方法について説明する。
によって説明する。なお、以下の説明でばＧａＡｓＦＥ
Ｔの製造方法について説明する。
第１図（ａ）〜（ｆ）はこの発明の一実施例の主要工程
を示す断面図で、第３図（、）〜（ｄ）と同一符号は同
一部分を示している。
を示す断面図で、第３図（、）〜（ｄ）と同一符号は同
一部分を示している。
まず、従来法と同様に半導体基板１上にレジスト膜２と
光学露光法によりゲート電極形成用の開口を形成する（
第１図（ａ））。次に、その全面にＳｉＮ等の誘電体膜
３を光ＣＶＤ法、もしくはプラズマＣＶＤ法等の低温で
、被覆性の良好な成膜法を用いて形成する（第１図（ｂ
））。ここで、第１図（ｂ）に示すように、誘電体膜３
は、開口内のレジスト膜２の側壁にもレジスト膜２上と
ほぼ同じ膜厚で形成できる。その後、ＲＩＥ （リアク
ティブイオンエツチング）により誘電体膜３を除去すれ
ば、その異方性エツチングによりレジス】・膜２の開口
の側壁部にのみ誘電体ｖｊ、３ａを残すことができる（
第１図（Ｃ））。その結果、ゲート長ｅｇはレジスト膜
２で形成された第３図（ｄ）に示すゲート長Ｉｇ′より
短くすることが可能となる（Ｊｇ＜ｊ’ｇ’）。つまり
、誘電体膜３の膜厚によって、ゲート長１ｇを十分短く
することが可能となる。
光学露光法によりゲート電極形成用の開口を形成する（
第１図（ａ））。次に、その全面にＳｉＮ等の誘電体膜
３を光ＣＶＤ法、もしくはプラズマＣＶＤ法等の低温で
、被覆性の良好な成膜法を用いて形成する（第１図（ｂ
））。ここで、第１図（ｂ）に示すように、誘電体膜３
は、開口内のレジスト膜２の側壁にもレジスト膜２上と
ほぼ同じ膜厚で形成できる。その後、ＲＩＥ （リアク
ティブイオンエツチング）により誘電体膜３を除去すれ
ば、その異方性エツチングによりレジス】・膜２の開口
の側壁部にのみ誘電体ｖｊ、３ａを残すことができる（
第１図（Ｃ））。その結果、ゲート長ｅｇはレジスト膜
２で形成された第３図（ｄ）に示すゲート長Ｉｇ′より
短くすることが可能となる（Ｊｇ＜ｊ’ｇ’）。つまり
、誘電体膜３の膜厚によって、ゲート長１ｇを十分短く
することが可能となる。
その後は、従来法と同様にリセス溝４を形成しく第１図
（ｄ））、金属層５を蒸着しく第１図（ｅ））、リフト
オフ法の工程を経て金属Ｎｊ ５ ａが完成する（第１
図（ｆ））。
（ｄ））、金属層５を蒸着しく第１図（ｅ））、リフト
オフ法の工程を経て金属Ｎｊ ５ ａが完成する（第１
図（ｆ））。
第２図に第１図の方法により形成したＦＥＴの詳細な拡
大断面図を示す。なお、第２図における７は活性層、８
はソース電極、９はドレイン電極を示す。
大断面図を示す。なお、第２図における７は活性層、８
はソース電極、９はドレイン電極を示す。
なお、上記実施例では、ＧａＡｓＦＥＴの場合について
説明したが、他の半導体材料のシヲットキゲートを用い
たデバイスにおけるゲート電極形成方法においても、こ
の発明は適用できる。
説明したが、他の半導体材料のシヲットキゲートを用い
たデバイスにおけるゲート電極形成方法においても、こ
の発明は適用できる。
さらに、この発明によるＦＥＴの製造方法では、レジス
ト膜２に電子ビーム露光する場合も適用できることはも
ちろんである。
ト膜２に電子ビーム露光する場合も適用できることはも
ちろんである。
この発明は以上説明したように、ゲート電極形成時のマ
スクとして、レジスト膜とそのゲート電極形成用の開口
の側壁部に堆積させた誘電体膜を用いるので、レジスト
膜のパターニングにより微細なゲート電極が形成可能と
なり、高性能なＦＥＴが安価に製造できる効果が得られ
る。
スクとして、レジスト膜とそのゲート電極形成用の開口
の側壁部に堆積させた誘電体膜を用いるので、レジスト
膜のパターニングにより微細なゲート電極が形成可能と
なり、高性能なＦＥＴが安価に製造できる効果が得られ
る。
第１図はこの発明の一実施例の主要工程を示す断面図、
第２図はこの発明により完成したＦＥＴの詳細を示す拡
大断面図、第３図は従来の製造工程を示す断面図である
。 図ニオいて、１は半導体基板、２はレジスト膜、３は誘
電体膜、３ａはレジスト膜側壁に残留した誘電体膜、４
はリセス溝、５，５ａは金属層である。 なお、各図中の同一符号は同一または相当部分を示す。
第２図はこの発明により完成したＦＥＴの詳細を示す拡
大断面図、第３図は従来の製造工程を示す断面図である
。 図ニオいて、１は半導体基板、２はレジスト膜、３は誘
電体膜、３ａはレジスト膜側壁に残留した誘電体膜、４
はリセス溝、５，５ａは金属層である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 半導体ウエハ上にレジスト膜を塗布し、光学露光法によ
りゲート電極形成部位に開口を形成し、その後、上面に
誘電体膜を形成し、ＲＩＥによりレジスト膜の開口の側
壁部の誘電体膜のみを残すようにエッチングを施し、そ
の後リセス溝を形成し、このリセス溝内を含めて前記レ
ジスト膜および誘電体膜上に金属層を形成し、前記レジ
スト膜をその上の前記金属層とともに除去し前記リセス
溝内に前記金属層からなるゲート電極を残すことを特徴
とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23641286A JPS6390171A (ja) | 1986-10-02 | 1986-10-02 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23641286A JPS6390171A (ja) | 1986-10-02 | 1986-10-02 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6390171A true JPS6390171A (ja) | 1988-04-21 |
Family
ID=17000374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23641286A Pending JPS6390171A (ja) | 1986-10-02 | 1986-10-02 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6390171A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160158A (ja) * | 1991-12-11 | 1993-06-25 | Oki Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
| US5264382A (en) * | 1990-03-20 | 1993-11-23 | Fujitsu Limited | Method of producing semiconductor device using dummy gate structure |
| EP0594978A2 (en) * | 1992-10-26 | 1994-05-04 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a field effect transistor |
-
1986
- 1986-10-02 JP JP23641286A patent/JPS6390171A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264382A (en) * | 1990-03-20 | 1993-11-23 | Fujitsu Limited | Method of producing semiconductor device using dummy gate structure |
| JPH05160158A (ja) * | 1991-12-11 | 1993-06-25 | Oki Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
| EP0594978A2 (en) * | 1992-10-26 | 1994-05-04 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a field effect transistor |
| US5338703A (en) * | 1992-10-26 | 1994-08-16 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a recessed gate field effect transistor |
| EP0594978A3 (en) * | 1992-10-26 | 1995-02-01 | Mitsubishi Electric Corp | Method of manufacturing a field effect transistor. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202286A (en) | Method of forming three-dimensional features on substrates with adjacent insulating films | |
| US7915106B2 (en) | Method of fabricating T-gate | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0156533B2 (ja) | ||
| US6051484A (en) | Semiconductor device and method of manufacturing thereof | |
| JP2518402B2 (ja) | 半導体装置の製造方法 | |
| JP3147843B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0228333A (ja) | 半導体装置の製造方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JPH01165126A (ja) | 半導体装置の製造方法 | |
| JPH03145140A (ja) | 化合物半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH03145738A (ja) | ゲート電極形成方法 | |
| JPH0240924A (ja) | 半導体装置の製造方法 | |
| JPH0327536A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPH03165040A (ja) | 半導体装置の製造方法 | |
| JPH09232335A (ja) | 半導体装置の製造方法 | |
| JPS62177973A (ja) | 半導体装置の製造方法 | |
| JPH0384937A (ja) | 半導体装置の製造方法 | |
| JPS58207676A (ja) | 半導体装置の製造方法 | |
| JPH01187862A (ja) | 半導体装置の製造方法 | |
| JPS62195146A (ja) | 半導体装置の製造方法 | |
| JPS6257221A (ja) | 微細パタ−ン形成法 |