JPS59181676A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59181676A
JPS59181676A JP5584383A JP5584383A JPS59181676A JP S59181676 A JPS59181676 A JP S59181676A JP 5584383 A JP5584383 A JP 5584383A JP 5584383 A JP5584383 A JP 5584383A JP S59181676 A JPS59181676 A JP S59181676A
Authority
JP
Japan
Prior art keywords
layer
region
silicide
gate electrode
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5584383A
Other languages
English (en)
Inventor
Kenichi Imamura
健一 今村
Naoki Yokoyama
直樹 横山
Toyokazu Onishi
豊和 大西
Shoichi Suzuki
正一 鈴木
Hiroyuki Onodera
小野寺 裕幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5584383A priority Critical patent/JPS59181676A/ja
Publication of JPS59181676A publication Critical patent/JPS59181676A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は半導体装置に関する。特に、ゲート抵抗が低く
され、雑音レベルが低くされた、セルファライン構造の
ガリウムヒ素(GaAs)電界効果トランジスタに関す
る。
(2)技術の背景 ガリウムヒ素(GaAs)は電子移動度が大きいので、
高い動作速度を要求される半導体装置の材料として好適
である。一方、マイクロ波用の電界効果トランジスタに
おいては、伝達コンダクタンス(gm)が大きく、ソー
ス領域の抵抗(Rs)とゲート電極の抵抗(R)が小さ
いことか望ましい。更に、構造画には、セルファライン
構造が有利である。セルファライン構造においてはソー
ス領域の抵抗(Rs)を小さくすることが容易であり伝
達コンダクタンス(gm)を大きくすることが容易であ
り、ソース領域表面の表面空乏層の影響も受けにくく、
雑音レベルの低下が容易だからである。
(3)従来技術と問題点 セルファライン構造のガリウムヒ素(G a A s 
) 電界効果トランジスタは、」−記のとおり、多くの
利点を有しているが、ゲート電極をマスクとしてソース
領域・トレイン領域に不純物を導入することか一般であ
り、その導入された不純物を活性化するためのアニール
工程が求められることが一般であるから、ケート電極の
材料にはこのアニール工程に酎える高融点金属のシリサ
イドが使用されることが好ましく、むしろ、必須である
その結果、従来技術におけるセルファライン構造のガリ
ウムヒ素(GaAs)電界効果l・ランジスタには、下
記の如き欠点が避は難い。
(イ)高融点金属のシリサイドを使用するため、ケート
電極部の抵抗が高い。
(ロ)ケート電極の抵抗の減少を目的として、ケート電
極材料としてタングステンシリサイド(WSi)と金(
Au)との二重層を使用すると、活性化−[稈において
、金(Au)とタングステンシリサイド(WSi)とが
反応して合金どなり、ショットキ特性が劣化して電界効
果トランジスタとして機能しなくなる。
(ハ)ソース領域、トレイン領域に導入された不純物の
活性化のだめのアニール工程において、ゲート電極の下
部領域に向って横方向拡散が発生して、特に、ケート長
が1〔μm〕以下の場合ケ−1・電極下部領域において
ソース・ドレインの短絡か発生し易い。
(4)発明の目的 本発明の目的はゲート抵抗(R)が低減され、史にはソ
ース抵抗(Rs)の低減もuJ能なセルファライン構造
のガリウムヒ素(GaAs)電界効果トランジスタを提
供することにある。
(5)発明の構成 」二足の1」的は、−導電型を有する半導体活性領域上
に、;ij記活性領域にショットキー接触する間融、・
U金属の硅化物層と前記高融点金属の硅化物層」二に配
置された中間層と前記中間層」二に配置された高導電性
金属層との積層体からなるゲート電極が配設されてなる
ことを特徴とする半導体装乙により達成される。
本発明は、(イ)ケート電極材料として、700〔°C
〕程度の高温に酎えるタングステンシリサイ)・(、W
Si)等の高融点金属の硅化物層と、劫化チタン(Ti
N)又はチタンタンクステン(Ti−W)層等の中11
4j層と金(Au)等の高4電性金属層とのit’i層
体を使用してケート抵抗(Rs)を減少し、更には、(
ロ)ゲート電極によって覆われない活性領域」二、すな
わち、該活性領域のソース領域、ドレイン領域に相当す
る領域上にn+型ガリウムヒ素(1”  GaAs) 
A’Wよリナルコンタクト層を形成シ、該コンタクト層
上に電極金属層を配設してソース抵抗(Rs)の減少を
可能とするものである。
(6)発明の実施例 以下図面を参照しつつ、本発明の一実施例に係るセルフ
ァライン構造のガリウムヒ素(GaAs)電界効果I・
ランジスタの製造工程を説明し、本発明(7) 4’l
 成を更に明らかにする。
第1図参照 半絶縁性ガリウムヒ素(GaAs)基板1の素子形成予
定領域以外の領域を二酸化シリコン(S + 02)等
のマスク層2をもって覆い、素子形成予定領域にシリコ
ン(sl)等のn型不純物をイオン注入し、850  
(°c)程度の温度をもって活性化して、1o16〔c
m〕程度の濃度をイーfするn型領域3を深さ1.00
0〔λ〕程度に形成する。
第2図参照 弗酪()IF)等を利用して、マスク層2を除去した後
、ス” ツタi’Aヲ使用1. テ1,000−2,0
00  (λ〕厚のタングステンシリサイド(WSi)
層4と200〜500  (X)厚の窒化チタン(Ti
N)層5とを形成する。更に真空蒸着法を使用して2.
000〜3,000(A)厚の金(Au)層6を形成し
て三重層を形成する。次いで、三弗化メタン(CHF5
)を使用してなす[・ライエンチング法を使用して形成
した二酸化シリコン(S102)からなるマスク層7に
よりゲート電極形成予定領域を覆い、このマスク層7を
使用して、上記の三重層のうち金(Au)層6と窒化チ
タン(TiN )層5をイオンミリング法により、又、
タングステンシリサイド(WSi)層4を四弗化tx 
! (CF 4)と酸素(o2)とを反応性ガスとする
りアクティブイオンエンチング法により、それぞれ″除
去して、図示するごときゲーi・電極8を形成する。
第3図参照 二酸化シリコン(Si20)からなるマスク層7を除去
することなく、メタルオーガニンク化学気相成長(MO
−C:VD)法を使用して、n+型ガリウムヒ素(n+
−GaAs) 層9 ヲ2,000−4,000  (
All +7)厚さに成長する。このとき、n+型カリ
ウムヒ素(n+−GaAs)層9はマスク層7上には成
長しない。しがる後マスク層7を弗酩(HF)′J−を
もって溶解除去する。
弗酩系エンチング液を用いた湿式エンチングあるいはC
Cl2F2を用いたドライエツチングを適用して、前記
n+型ガリウムヒ素(n” −GaAs)層9を所望の
パターンに形成する。
第4図参照 必要に応じて四弗化炭素(CF )ど酸素(02)との
プラズマを使用するプラスマエッチング法によりタング
ステンシリサイド層4を僅かにエツチングしてn+型カ
リウムヒ素(n” −GaAs)層9との間隔を増大し
てゲート耐圧を向−1−する。
第5図参照 リフトオフ法等を使用して、ソース領域、トレイン領域
に金ゲルマニウ%(AuGe)と金(Au)との二重層
、を夫々厚さ200  (A)と2,800  (A 
)程度に形成してソース電極10とドレイン電極11と
を形成して電界効果トランジスタを形成する。
以」二の工程をもって製造された電界効果トランジスタ
は、(イ)そのゲート電極材p+が金(Au)とタング
ステンシリサイド(WSi)との間に窒化チタン(Ti
N)層が介在されて三重層とされているので、ゲート電
極形成後に高温処理がなされても金(Au)とタングス
テンシリサイl” (W Si)とか合金化してショッ
トキ特性を損うことがなく、容易にセルファライン構造
とすることができ、(ロ)ゲート電極の抵抗(Rτ)を
小さくすることかでき、(ハ)ソース領域、トレイン領
域にはゲート電極をマスクとして形成したn+型層が形
成されているので、ソース抵抗(Rs)か小ごくされる
等の利益を有す゛る。上記の]工程をもって製造したセ
ルファライン構造のカリウムヒ素(GaAs)電界効果
トランジスタのケート電極の抵抗はタングステンシリサ
イド(W S i )中休の場合の1/1o程度であり
、一方、ソース抵抗(Rs)は上記の従来技術に係る場
合の174程度であり、雑音レヘルが極めて小さいこと
が確認された。
なお、前記実施例にあっては、高融点金属の硅化物とし
て、タングステンシリサイド(WSi)を掲けて説明を
行なったが、本発明はこれに限られるものではなく、ゲ
ート電極としてチタンタングステンシリサイド(TiW
Si) 、モリブデンシリサイド(MoSi) 、  
タンタルシリサイド(TaSi) %’を用いる場合に
も適用することができる。
また、前記高融点金属の硅化物層」二に配設され、該高
融点金属の硅化物層と金等の高導電性材料との間の反応
を防止する中間層としては、前記窒化チタン(T iN
)の他、チタン−タングステン(Ti−W)を適用する
ことができる。かかるチクンータングステン層の厚さは
200〜1,000  (A )とされる。
更に前記実施例にあっては、ゲート電8!8をマスクと
して該ケート゛屯極8を挟んでn+型ソース、l・レイ
ンコンタクト領域を配設する例を掲げたが、本発明に係
る前記ゲート電極構造はかかるソース、ドレイン配置構
造に限られるものではなく、例えば第6図に示される如
く、半絶縁性ガリウム硅素基板11に選択的に形成され
たn型活性領域12」−に連続して該n型活性領域12
上に選択的に配設された高融点金属の硅化物層13−中
間層14−高導′1E性金属層15からなるゲート電極
1Gをマスクとして、シリコン等のドナー不純物がイオ
ン注入法によって導入されて形成されたn+型ソース領
域17及びトレイン領域18が配設され、該n+型ンソ
ー領域17及びトレイン領域18−ににソース電極18
、トレイン゛市極20が配設されてなるショントキーゲ
ート電界効果トランジスタにも適用することができる。
     IJ 9かかるショントキーゲート電界効果
トランジス   15゜夕の形成の際、前記ドナー不純
物の活性化の際800〔°C〕程の熱処理がなされるが
、前記高融点金属   7「の硅化物層13と活性望域
12との間のショットキー接触は破壊されない。
(7)発明の詳細 な説明せるとおり、本発明によれば、ソース抵抗(Rs
)とゲート抵抗(Rg)との双方がともに減少されて、
雑音しくルが低下されたセルファライン4W 造のガリ
ウムヒ素(GaAs)電界効果トランジスタを提供する
ことができる。
【図面の簡単な説明】

Claims (4)

    【特許請求の範囲】
  1. (1)−導電型を有する半導体活性領域上に、前記活性
    領域にショントキー接触する高融点金属の硅化物層と前
    記高融点金属の硅化物層上に配置された中間層と前記中
    間層上に配置された高導電性金属層との積層体からなる
    ゲート電極が配設されてなることを特徴とする半導体装
  2. (2)高融点金属の硅化物はタングステンシリサイド、
    チタン−タングステンシリサイド、モリブテンシリサイ
    ドあるいはタンタルシリサイドから選択されることを特
    徴とする特許請求の範囲第1項記載の半導体装置
  3. (3)中間層は窒化チタン層あるいはチタン−タングス
    テン層から選択されることを特徴とする特許請求の範囲
    第1項記載の半導体装置
  4. (4)高導電性金属層として金層が適用されることを特
    徴とする特許請求の範囲第1項記載の半導体装置
JP5584383A 1983-03-31 1983-03-31 半導体装置 Pending JPS59181676A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5584383A JPS59181676A (ja) 1983-03-31 1983-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5584383A JPS59181676A (ja) 1983-03-31 1983-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS59181676A true JPS59181676A (ja) 1984-10-16

Family

ID=13010288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5584383A Pending JPS59181676A (ja) 1983-03-31 1983-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS59181676A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166080A (ja) * 1984-12-28 1986-07-26 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JPS62131452U (ja) * 1986-02-13 1987-08-19
JPS6351679A (ja) * 1986-08-20 1988-03-04 Nec Corp 半導体装置
JPS6489470A (en) * 1987-09-30 1989-04-03 Mitsubishi Electric Corp Manufacture of semiconductor device
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
JPH01187877A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 化合物半導体装置及びその製造方法
JPH022618A (ja) * 1988-06-15 1990-01-08 Sharp Corp 半導体装置の製造方法
US4951121A (en) * 1984-11-14 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor device with a 3-ply gate electrode
JPH0649970U (ja) * 1992-08-31 1994-07-08 株式会社タニタ 多重点式重量計の重点受け

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128071A (en) * 1981-01-30 1982-08-09 Fujitsu Ltd Field-effect type semiconductor device and manufacture thereof
JPS57153475A (en) * 1981-03-17 1982-09-22 Nec Corp Multi layer electrode
JPS57177565A (en) * 1981-04-24 1982-11-01 Nec Corp Multi-layer electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128071A (en) * 1981-01-30 1982-08-09 Fujitsu Ltd Field-effect type semiconductor device and manufacture thereof
JPS57153475A (en) * 1981-03-17 1982-09-22 Nec Corp Multi layer electrode
JPS57177565A (en) * 1981-04-24 1982-11-01 Nec Corp Multi-layer electrode

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
US4951121A (en) * 1984-11-14 1990-08-21 Kabushiki Kaisha Toshiba Semiconductor device with a 3-ply gate electrode
JPS61166080A (ja) * 1984-12-28 1986-07-26 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JPS62131452U (ja) * 1986-02-13 1987-08-19
JPS6351679A (ja) * 1986-08-20 1988-03-04 Nec Corp 半導体装置
JPS6489470A (en) * 1987-09-30 1989-04-03 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH01187877A (ja) * 1988-01-22 1989-07-27 Toshiba Corp 化合物半導体装置及びその製造方法
JPH022618A (ja) * 1988-06-15 1990-01-08 Sharp Corp 半導体装置の製造方法
JPH0649970U (ja) * 1992-08-31 1994-07-08 株式会社タニタ 多重点式重量計の重点受け

Similar Documents

Publication Publication Date Title
JPH0260217B2 (ja)
JPH022142A (ja) 電界効果トランジスタ及びその製造方法
JPS59181676A (ja) 半導体装置
JPS6292481A (ja) 半導体装置の製造方法
JPS5856470A (ja) 半導体装置の製造方法
JPS61260679A (ja) 電界効果トランジスタ
JPH0622247B2 (ja) 電界効果型半導体装置
JPS6057980A (ja) 半導体装置の製造方法
JPH01251667A (ja) 電界効果トランジスタの製造方法
JPS5892265A (ja) 半導体装置の製造方法
JPS59161072A (ja) 半導体装置
JPH033932B2 (ja)
JPH0439772B2 (ja)
JPH06232168A (ja) 電界効果トランジスタおよびその製造方法
JPS59195874A (ja) 電界効果トランジスタの製造方法
JPS62260370A (ja) 電界効果トランジスタの製造方法
JPS59172776A (ja) 半導体装置の製造方法
JPS6260268A (ja) 電界効果トランジスタの製造方法
JPH081910B2 (ja) 電界効果型半導体装置及びその製造方法
JPH02219245A (ja) 半導体装置の製造方法
JPS62259474A (ja) 電界効果トランジスタ
JPS6054480A (ja) ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法
JPS61292967A (ja) 化合物半導体装置
JPS63246870A (ja) 化合物半導体装置及び製造方法
JPS62150888A (ja) 電界効果トランジスタの製造方法