JPS6054480A - ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 - Google Patents

ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法

Info

Publication number
JPS6054480A
JPS6054480A JP16273783A JP16273783A JPS6054480A JP S6054480 A JPS6054480 A JP S6054480A JP 16273783 A JP16273783 A JP 16273783A JP 16273783 A JP16273783 A JP 16273783A JP S6054480 A JPS6054480 A JP S6054480A
Authority
JP
Japan
Prior art keywords
layer
schottky barrier
film
junction gate
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16273783A
Other languages
English (en)
Inventor
Fumiaki Katano
片野 史明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP16273783A priority Critical patent/JPS6054480A/ja
Publication of JPS6054480A publication Critical patent/JPS6054480A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はガリウムヒ素シロットキー障壁接合ゲート型電
界効果トランジスタの製造方法に関する。
ガリウムヒ素、シロットキー障壁接合ゲート型電界刻果
トランジスグ(以後OaAs−ME8FF:’rと略す
)を基本素子として用いた(3 a A s集積回路は
、シリコン集積回路よシも高速動作が可能であり、現在
開発が進められている。特に、駆動素子としてノーマリ
オフ型のGaAs−MESFETを用いると、消費電力
も少なくて済むという利点を持つため、大規模な集積回
路では有利となる。ノーマリオフ型GaAs−MESF
ETの高性能化には、ゲート電極とソース電極及びドレ
イン電極の間の表面空乏層の影響を抑え、ソース抵抗及
びドレイン抵抗を小さくすることが重要である。
第1図(a)〜(C)は従来のGaAS−MESFET
の製造方法の一例を説明するための断面図である。
第1図(a)において、11は半絶縁性GaAS基板、
12は例えばキャリア密度I X 10”cwL−”、
、厚さ0.1μmのn型GaムS動作層、13はこのn
型G a A S動作層とショットキー接合を形成する
高融点金属層(例えばタングステン)である。まず、こ
の高融点金属層13をマスクとして、GaA、sに対し
てドナーとして作用する元素(例えばシリコン)を、加
速エネルギ175 Key、、 )”−ズ量1.7×1
011cIIL1イオン注入した後、アニールを行ない
、第1図中)に示すように高濃度n型領賊14を形成す
る。次に、第1図(C)に示すように、この高濃度n型
領域14上で前記高融点金属の両側にオーム性電極15
及び16を通常の光学露光を用いたりフトオフ法によっ
て形成することによってGaAs−MESFETが得ら
れる。
しかし、この方法で形成したM138FETは、ゲート
電極金属と高濃度n型領域が近接しているため、ゲート
容1°が大きく、ゲート耐圧が小さいなどの欠点があっ
た。また、オーム性11Lgi、を通常の光学露光を用
いたリフトオフ法によって形成しているため、目合わせ
マージンが必要となり、ゲート電極金属とオーム性電極
金属の間隔を1.5μm以下とすることが困雉であるた
め、高濃度n型領域の抵抗が寄生抵抗として加わり、相
互コンダクタンスが小さくなるという欠点も、ちった。
本発明の目的は、上記従来の欠点を除去し1、ゲゲート
容量が小さく、ゲート耐圧が大きく、ソース抵抗および
ドレイン抵抗の小さいガリウムヒ素シ1ットキー障壁接
合型電界効果トランジスタの製造方法を提供することに
ある。
すなわち、本発明のガリウムヒ素ショットキー障壁接合
ゲート型電界効果トランジスタの製造方法は、半絶縁性
ガリウムヒ素基板上に設けられたn型ガリウムヒ素動作
層表面に、ショットキー障壁接合ゲートとして高融点金
属あるいは高融点金属の化合物あるいはこれらのシリサ
イドの層を設ける工程と、全面に酸化ケイ素膜あるいは
窒化ケイ素膜を形成する工程と、ガリウムヒ素に対して
ドナーとして作用する元素を、前記ショットキー障壁接
合ゲートおよびこのショットキー障壁接合ゲート側壁の
厚い酸化ケイ素膜あるいは窒化ケイ素膜を通過すること
なく、他の薄い酸化ケイ素膜あるいは窒化ケイ紫膜のみ
を通過する加速エネルギーでイオン注入した後アニール
を行ない高濃度n型領域を形成する工程と、異方性のド
ライエツチングにより前記ショットキー障壁接合ゲート
近傍にのみ酸化ケイ素あるいは窒化ケイ素膜を残す工程
と、全面に金−ゲルマニウム合金およびニッケルな直空
蒸着し、さらにホトレジストを塗布する工程と、ドライ
エツチングによシ少なくとも前5− 記シ曹ットキー障壁接合ゲートーヒのホトレジストなら
びにニッケルならびに金−ゲルマニウム合金を除去する
工程と、残ったホトレジストを除去し、前記高濃度n型
領域上の金−ゲルマニウム合金およびニッケルを合金化
する工程とを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第2図(a)〜(g)は本発明の一実施例を説明するた
めの工程順に示した断面図である。
第2図(a)において、21は半絶縁性Ga A s基
板22は例えばキャリア密度1. X 10”cm−”
、厚さ0.1/jmorl型GaAs動作層、23はこ
のn型GaAs動作層22とショットキー接合を′形成
する例えば厚さ6oooXの高融点金属層(例えばタン
グステン)である。剪ず、これらn型GaA3@作層2
2および高融点金JFSMJ23上に例えば厚さ400
0Xの酸化ケイ素824を被着する。この時、高融点金
属層23側壁の酸化ケイ素膜24の高さは高くなり、こ
の部分のみ酸化ケイ素膜246一 の厚さが厚く々ることと等価となる。
次に、第2図中)に示すように高融点金属層23および
高融点金属層23近傍の厚い酸化ケイ素膜をマスつてし
てOa A sに対してドナーとして作用する元素(例
えばシリコン)を例えば加速エネルギー316 KeV
で、ドーズt4 X 10” 3an−”イオン注入す
る。この時、シリコンイオンは、薄い酸化ケイ素膜は通
過するが、高融点金属層23及び高融点金属層23近傍
の厚い酸化ケイ素膜は通過しないため、被注入領域は高
融点全編層23と接しない。
次いで、アニールを行ない、前記被注入・鎖酸を高濃度
n型領域25にする。
次に、第2図(C)に示すように、例えばCF、ガスを
用い眉笠クチイブイオンエツチングによシ、酸1化ケイ
素IN 24を異方性エツチングし、高融点金属23の
近傍にのみ酸化ケイ素を残して側壁26を形成する。
次に、第2図(a)に示すように、全面に金−ゲルマニ
ウム合金およびニッケル(以後AuGe/Niと記す)
27を真空蒸着した後、ホトレジスト(以後PRと記す
)28を塗布する。
次に、第2図(e)に示すように例えばCF、ガスを用
いたりアクティグイオンエツチングによりPRをエツチ
ングし、前記高融点金属23および側壁26上のAuG
e7rNiを露出させる。
次に、第2図(f)に示すように例えばA、rガスを用
いたイオンミリングによ)、露出したAuGe/Niを
除去する。
次に、第2図(g)K示すように残ったP R29をプ
ラズマアラツヤにより除去した後、AuGe7Niを合
金化し、オーム性電極のノース電極30およびドレイン
電極31を形成する。
なお、上記の一実施例では高融点金属層23と高濃度n
型領域25およばオーム性電極30,31との間にスペ
ースを設けるための物質として酸化ケイ素を用いたが、
高濃度n型領域形成のためのアニールに耐え、かつ側壁
残しが可能な物質であればよく、例えば窒化ケイ素を用
いてもよい。
また、高融点金属としてタングステンを用いたが、他の
高融点金属や高融点金属の化合物あるいはそれらのシリ
サイドでもよいのは言うまでもない。
以−ヒ説明したように、本発明によれば、ゲート電極と
して用いた高融点金属と高濃度n型領域が僅かに離れて
おり、かつ、ソース電極金属およびドレイン電極金属が
高濃度n型領域ならびにゲート電極に自己整合で形成さ
れるために、ゲート容量が小さく、ゲート副圧が大きく
、ソース抵抗およびドレイン抵抗の小さいガリウムヒ素
ショットキー障壁接合ゲート型電界効果トランジスタを
得ることができる。
【図面の簡単な説明】
第1図(a)〜(C)は従来のガリウムヒ素ショットキ
ー障壁接合ゲート型電界効果トランジスタの製造方法の
一例を説明するために工程順に示した断面図、第2図(
a)〜(2)は本発明の詳細な説明するために工程順に
示した断面図である。 11−−−−−−半絶縁性GaAs基板、12 ・−−
−−−n型9− G a A lt動作層、13・・・・・・高融点金属
層、14・・・・・・高濃度n型領域、15.16・・
・・・・オーム性電極、21・・・・・・半絶縁性G 
a A s基板、22・・・・・・n型QaAs動作層
、23・・・・・・高融点金属層、24・・・・・・酸
化ケイ素膜、25・・・・・・高濃度n型領域、26・
・・・・・側壁、27・・・・・・オーム性′RL極用
金属膜、28.29・・・・・・ホトレジスト、30.
31・・・・・・オーム性’+t +i。 −10= 錦/ 区 /3 8 Z 区

Claims (1)

  1. 【特許請求の範囲】 半絶縁性ガリウムヒ素基板上に設けられたn型ガリウム
    ヒ素動作層表面に、ショットキー障壁接合ゲートとして
    高融点金属あるいは高融点金属の化合物あるいはこれら
    のシリサイドの層を設ける工程と、全面に酸化ケイ素膜
    あるいは窒化ケイ素膜を形成する工程と、ガリウムヒ素
    に対してドナーとして作用する元素を前記ショットキー
    障壁接合ゲートおよびこのショットキー障壁接合ゲート
    側壁の厚い酸化ケイ素膜あるいは窒化ケイ素膜を通過す
    ることなく、他の薄い酸化ケイ素膜あるいは窒化ケイ素
    膜のみを通過する加速エネルギーでイオン注入した後ア
    ニールを行ない高濃度n型領域を形成する工程と、異方
    性のドライエツチングによシ前記ショットキー障壁接合
    ゲート近傍にのみ酸化ケイ素膜あるいは窒化ケイ素膜を
    残す工程あ と、全面に金−ゲルマニウム合金およびニッケル真空蒸
    着し、さらにホトレジストを塗布する工程と、ドライエ
    ツチングにより少なくとも前記ショットキー障壁接合ゲ
    ート上のホトレジストならびにニッケルならびに金−ゲ
    ルマニウム合金を除去する工程と、残ったホトレジスト
    を除去し、前記高濃度n型領域上の金−ゲルマニウム合
    金およびニッケルを合金化する工程とを含むことを特徴
    とするガリウムヒ素シ四ットキー障壁接合ゲート型電界
    効果トランジスタの製造方法。
JP16273783A 1983-09-05 1983-09-05 ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 Pending JPS6054480A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16273783A JPS6054480A (ja) 1983-09-05 1983-09-05 ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16273783A JPS6054480A (ja) 1983-09-05 1983-09-05 ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS6054480A true JPS6054480A (ja) 1985-03-28

Family

ID=15760300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16273783A Pending JPS6054480A (ja) 1983-09-05 1983-09-05 ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS6054480A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902635A (en) * 1987-12-18 1990-02-20 The Agency Of Industrial Science And Technology Method for production of compound semicondutor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902635A (en) * 1987-12-18 1990-02-20 The Agency Of Industrial Science And Technology Method for production of compound semicondutor devices

Similar Documents

Publication Publication Date Title
GB2243950A (en) Field effect transistors
JPH02253632A (ja) 電界効果型トランジスタの製造方法
JP2550013B2 (ja) 電界効果トランジスタ
JPS6054480A (ja) ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法
JPS622666A (ja) 電界効果トランジスタ
JP2867472B2 (ja) 半導体装置
JPH0249012B2 (ja) Handotaisochinoseizohoho
JPH0523497B2 (ja)
JPS6054481A (ja) ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法
JPH06232168A (ja) 電界効果トランジスタおよびその製造方法
JPH07142685A (ja) 半導体集積回路装置とその製造方法
JPH0724259B2 (ja) 化合物半導体装置の製造方法
JP3042004B2 (ja) 半導体装置の製造方法
JPS62291066A (ja) 縦型電界効果トランジスタの製造方法
JPS62291070A (ja) 半導体装置の製造方法
JPH05217937A (ja) 半導体装置の製造方法
JPH0233940A (ja) 半導体装置の製造方法
JPH028454B2 (ja)
JPH08264724A (ja) 半導体装置およびその製造方法
JPH04212428A (ja) 半導体装置の製造方法
JPS6070772A (ja) 電界効果トランジスタの製造方法
JPH01211969A (ja) 横型バイポーラトランジスタの製造方法
JPS6272175A (ja) 半導体装置の製造方法
JPS6037176A (ja) 電界効果トランジスタの製造方法
JPH03233939A (ja) 電界効果トランジスタおよびその製造方法