JPS622666A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、極微細なパターンが自己整合により比較的容
易に得られ、もって高周波通信ならびに高速コンピュー
タ等に必要とされる高速動作デバイスに利用可能な電界
効果トランジスタに関するものである。

従来の技術 近年、衛星通信等にみられる数〜数１０ＧＨ２帯を用い
たアナログ高周波通信や、高速演算処理を必要とするコ
ンピュータ等のデジタル回路の分野において、高速動作
可能なデバイスの開発がさかんに行われている。特にシ
リコンに比べ、電子の移動度が５〜６倍大きく、より高
速動作が基体されるヒ化ガリウム（以下ＧａＡｓと略す
）を用いたショットキー接合型電界効果トランジスタ（
以下ＭＥＳＦＥＴと略す）は、アナログの分野はもちろ
ん、デジタルの分野でもまさに実用化の域に達している
。そしてさらに高速性能の向上を目ざし、短ゲート長化
ならびに寄生抵抗等の低減のために。

種々のＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔが提案されてい
る。

以下、図面を参照しながら、上述した従来の電界効果ト
ランジスタの一例について説明する。

第４図（、）〜（ｆ）は従来の電界効果トランジスタを
作成する工程の構造断面図である。第４図において、１
はＧａＡｓ半絶縁性基板、２はＧ　ａ　Ａ　ｓ　Ｍ　Ｅ
ＳＦＥＴのチャンネルとなる活性層、３はＧ　ａ　Ａ　
ｓＭＥＳＦＥＴのゲートとなるゲート金属、４はゲート
金属３に絶縁層側壁４ａを作成するための絶縁層、５は
ＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔのソース、ドレイン電
極となるオーミック電極、６はパターンの平坦化を行な
うためのフォトレジスト、Ａｓはゲート長、立、は側壁
長である。

このように構成された電界効果トランジスタについて、
以下に説明する。まず活性層２を有するＧ　ａ　Ａ　ｓ
半絶縁性基板１の表面にアルミニウム（以下ＡＱと略す
）等のゲート金属３をリフトオフ法などにより形成する
（第４図（ａ））。次に二酸化ケイ素（以下Ｓ、Ｏ□と
略す）膜を化学気相蒸着（Ｃｈｅａ＋１ｃａｌ　Ｖａｐ
ｅｒ　Ｄｅｐｏｓｉｔｉｏｎ、以下ＣＶ、　Ｄと略す）
法により、Ｇ　ａ　Ａ　ｓ半絶縁性基板１の表面に形成
し、絶縁層４とする（第４図（ｂ））。次にフッ素系の
ガスを用いた反応性イオンエツチング（Ｒｅａｃｔｉｖ
ｅ　ＩｏｎＥｔｃｈｉｎｇ、以下ＲＩＥと略す）により
、前記絶縁層４をＧ　ａ　Ａ　ｓ半絶縁性基板１に対し
垂直方向にエツチングする。この時ゲート金属３の側面
に接する絶縁層４が前記ＧａＡｓ半絶縁性基板１上およ
びゲート金属３上の絶縁層４に比べて垂直方向において
より厚いことから、該ゲート金属３側面に絶縁層側壁４
ａが形成される（第４図（Ｃ））。次にＧａＡｓＭＥＳ
ＦＥＴのソース、ドレイン電極となるオーミック電極５
を蒸着後、フォトレジスト６を回転塗布する（第４図（
ｄ））。このときオーミック電極５上のフォトレジスト
６の厚さは、Ｇ　ａ　Ａ　ｓ半絶縁性基板１上のフォト
レジスト６に比べて約７０％以下となる。次にアルゴン
（以下Ａｒと略す）等によるイオンミリングにより、フ
ォトレジスト６の全上面からエツチングを行なって、ゲ
ート金属３上のオーミック電極５を除去し、左右にオー
ミック電極５で構成されるソース、ドレイン電極を分離
形成する（第４図（ｅ））。次にフォトレジレスト６を
除去後熱処理を行ない、ＧａＡｓＭ　Ｅ　Ｓ　Ｆ　ＥＴ
が完成する（第４図（ｆ））、（例えば、古塚ら著、電
子通信学会技術報告、第８３巻、第４２４号、４９〜５
３頁（Ｓ　Ｓ　Ｄ８３−１１２）参照）。

このように、ゲート金属３の側面に絶縁層側壁４ａを形
成することにより、自己整合によりソース、ドレインと
なるオーミック電極５が形成され。

ゲート、ソース間の寄生抵抗（以下Ｒ６と略す）を側壁
長患、によるもののみに低減でき、また、この絶縁層側
壁４ａの存在によりゲート、ソース間ならびにゲート、
トレイン間が側壁長文、で隔てられるためゲート耐圧が
保たれる効果もあり、ＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ
の高速性能の向上となるものである。

発明が解決しようとする問題点 しかしながら上記のような構成では、第４図（ｆ）より
明らかなように、短ゲート長化を計るためにゲート長ｎ
ｇをサブミクロン程度に最小パターン寸法で形成したと
しても、ソース、ドレインの隔離のため側壁長患、（通
常０．１〜０．２μｍ程度）が必要なことから、ＧａＡ
ｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔのソース、ドレイン間隔（以
下Ｌｏｇと略す）がＡｇ＋２　ＭＧとなる。このＬｏｇ
は電界効果トランジスタにおける真の動作領域と言える
ものであり、見り、が短かいほど荷電担体の走行距離が
短くなり、この荷電担体のドリフト速度が平衡状態を大
きく上まわり、いわゆるオーバーシュートと呼ばれる現
象が生じ、電界効果トランジスタの高速性能が飛躍的に
向上されることが期待され、特にＧ　ａ　Ａ　ｓを用い
、荷電担体を電子とした場合、電子の有効質量が小さい
ためｎＤｇがサブミクロンで前記オーバーシュート現象
ならびにバリステック的効果が期待され。

ＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔの高速性能がさらに向
上する（例えば、栗野ら著、応用物理、第５３巻、第５
号（１９８４）、４４５〜４５２頁）、シかるに前記従
来例においては、前述のようにｎＤｇがＡｓ＋２見、と
なり。

立、をいかに最小パターニング寸法で形成しようとも、
Ａ、＝Ｏ，１〜０．２μｍであるので、Ｌｏｇは少なく
ともＬｍより０．２〜０．４μｍ程度長くなるという程
度長くなるという問題点を有していた。

本発明は上記問題点を解決するもので、最小パターニン
グ寸法以下の立ｏｒ、を形成し、これにより荷電担体の
走行距離を短かくし、高速性能を大幅に向上できる電界
効果トランジスタを提供することを目的とするものであ
る。

問題点を解決するための手段 上記問題点を解決するために、本発明は、制御電界およ
び被制御電流がともに半導体基板表面に平行である電界
効果トランジスタであって、ゲートもしくは後工程でゲ
ートを形成するためのダミーゲートの側壁に膜を形成し
、隣り合った前記ゲートもしくは前記ダミーゲートの間
隙の一部を前記膜の重なりによる接合部でもって閉鎖し
、前記接合部をソース、ドレイン間隔［Ｉとしたもので
ある。

作用 本発明は、上記した構成によって、ゲートもしくはダミ
ーゲートを半導体基板表面に対し垂直としたくし形状と
するため、くしの歯に相当する前記ゲートもしくは前記
ダミーゲートの隣り合う部分と間隔を最小パターン寸法
とすることにより、前記ゲートもしくは前記ダミーゲー
トの側壁の膜の重なりによる接合部を前記最小パターン
寸法以下にすることができるものであり、この接合部を
ソース、ドレイン間隔にすることにより、前記最小パタ
ーン寸法以下の短かいソース、ドレイン間隔を有する電
界効果トランジスタが得られ、高速性能の向上をもたら
すこととなる。

実施例 以下本発明の一実施例の電界効果トランジスタについて
、図面を参照しながら説明する。

第１図および第２図（ａ）〜（ｉ）はそれぞれ本発明の
第１の実施例にお、ける電界効果トランジスタの構造を
示す一部切欠斜視図および製造工程を示す一部切欠斜視
図である。第１図、第２図において、２１はＧａＡｓ半
絶縁性基板、２２はＧａＡｓＭＥＳＦＥＴのチャンネル
となる活性層、２３はＳ、Ｏ，膜。

２４はＳ、Ｏ，膜２３をパターニングによりダミーゲー
ト２３ａを形成するためのゲートマスク、立、はダミー
ゲート２３ａの間隔長、２５は窒化シリコン（以下５１
３Ｎ４と略す）膜、２６はＳＩ３Ｎ４膜２５のエツチン
グにより側壁膜２５ａを形成する際にマスクとなり、さ
らにソース、ドレイン形成のためのｎ゛選択注入時のマ
スクとなるレジストマスク、２５ｂは側壁膜２５ａの重
なりによる接合部、２７はｎ゛選択注入により形成され
たｎ′活性層、２８はｎ′活性層２７とのオーミンク性
コンタクトとなるオーミック電極。

２９はダミーゲート２３ａの反転ゲートパターン２３ｂ
を形成するためのネガ型フォトレジスト、３０はリフト
オフ法によりゲート金属３１をパターニングし、くし型
ゲート３１ａを形成するためのポジ型フォトレジストパ
ターン、３１ｂはくし型ゲート３１ａのうち活性層２２
およびＧ　ａ　Ａ　ｓ半絶縁性基板２１に埋めた垂直ゲ
ート都立１はゲート長、見、はソース、ドレイン間隔で
ある。

このように構成された電界効果トランジスタについて、
以下第１図および第２図を用いて説明する。第２図にお
いて、ＧａＡｓ半絶縁性基板２１（比抵抗〉１０“７Ω
］）上にシリコン（以下Ｓｌと略す）を加速電圧１００
ｋｅＶ、ドーズ量５．ＯＸ　１０”ｄｏｓｅ／　ｒｙｌ
で選択イオン注入し、８５０℃、２０分間のキャップア
ニールによって活性層２２を形成後、５Ｉ０２膜２３を
減圧化学気相蒸着（以下Ｌ　Ｐ　Ｇ　Ｖ　Ｄ　（Ｌｏｗ
　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｅｒ　
Ｄｅｐｏｓｉｔｉｏｎ）と略す）法により厚さ約０．８
μｍ形成し、この５Ｉ０２膜２３上にリフトオフ法によ
り厚さ約０．１５μｍのＡｌｌをパターニングし、ゲー
トマスク２４とする（第２図（ａ））。

次に酸素を５％含む一水素化フレオン（以下ＣＨＦ、と
略す）がスプラスマによるＲＩＥにより、前記ゲートマ
スク２４を用いて５Ｉ０２膜２３を異方性エツチングし
、前記ゲートマスク２４と同一パターン寸法をもつダミ
ーゲート２３ａを形成する（第２図（ｂ））。俗にプラ
ズマ化学気相蒸着（Ｐｌａｓｍａ　Ｃｈｅｗｉｃａｌ　
Ｖａｐｅｒ　Ｄｅｐｏｓｉｔｉｏｎ、以下Ｐ−ＣＶＤと
略す）方により５ＩｆｆＮ４膜２５を形成し、このＳ電
、Ｎ４膜２５のまわり込みにより、第２図（ｂ）に間隔
長Ａｄとして示した隣り合った前記ダミーゲート２３ａ
の間°隙の一部が前記５ＩｌＩＮ４膜２５で重なるよう
にする（第２図（ｃ））、すなわちＰ−ＣＶＤ方の条件
に多少依存するが、ＳＩ３Ｎ４膜２５の厚さとまわり込
み量はほぼ同一であるため、前記５１３Ｎ４膜２５をそ
の厚さが前記間隔長ｎｄの約半分となるように形成すれ
ばよい。

次にフォトレジストを塗布し、フォトリソグラフィーに
よりレジストマスク２６を形成し、酸素を５％含むＣＨ
Ｆ３ガスプラズマによるＲＩＥによリ、前記レジストマ
スク２６を用いて５１３Ｎ４膜２５を異方性エツチング
し、側壁膜２５ａを形成する（第２図（ｄ））。この側
壁膜２５ａの形成において、前記ダミーゲート２３ａ上
の５１３Ｎ４膜２５の厚さと、前記活性層２２上の５１
３Ｎ４膜２５の厚さが同一であることから、第２図（ｄ
）に示すように、ダミーゲート２３ａおよび活性層２２
が共に露呈されるとともに、側壁膜２５ａの接合部２５
ｂが形成されることになる。

次に第２図（ｄ）に示した状態で、レジストマスク２６
、ダミーゲート２３ａおよび側壁膜２５ａをマスクとし
て、Ｓｌを加速電圧１５０ｋｅＶ、ドーズ量８．０×１
０１”　ｄｏｓｅ　／　ｉで選択イオン注入を行なった
後レジストマスク２６を除去し、さらに５Ｌ３Ｎ４膜２
５と側壁膜２５ａを熱リン酸により除去した後、９５０
℃、２秒間の赤外線ランプアニールを行ない基板２１上
にｎ°活性層２７を形成する（第２図（ｅ））。このｎ
。

活性層２７は本実施例の電界効果トランジスタのソース
、ドレインとなる。

次にｎ゛活性層２７上にゲルマニウム（Ｇｅ）を１２重
量％含む金（Ａ　ｕ　）合金（以下ＡｕＧｅと略す）か
らなるオーミック電極２８を形成した後、４５０℃、３
分間水素雰囲気でアロイを行ない、ｎ°活性層２７との
オーミック性コンタクトとする。その後ネガ型フォトレ
ジスト２９を塗布し、さらに０２ガスプラズマによるＲ
ＩＥにより前記ダミーゲート２３ａの頭出しを行なう（
第２図（ｆ））。

次にダミーゲート２３ａをフッ酸緩衝溶液で除去し、こ
れによりネガ型フォトレジスト２９に形成された開口部
を通して前記活性層２２を塩素系のガスプラズマによる
ＲＩＥでエツチングし、Ｇ　ａ　Ａ　ｓ半絶縁性基板２
１に充分到達した反転ゲートパターン２３ｂを形成する
（第２図（ｇ））。

次にポジ型フォトレジストパターン３０により、前記反
転ゲートパターン２３ｂが開口するようにパターニング
し、その上にゲート金属３１としてＡＭを真空蒸着によ
り形成する（第２図（ｈ））。次にポジ型フオトレジス
１−パターン３０ならびにネガ型フォトレジスト２９の
除去に伴なうリフトオフ法によりくし型ゲート３１ａを
形成する（第２図（ｉ））。

第１図は第２図（ｉ）におけるくし型ゲート３１ａのう
ち、活性層２２およびＧ　ａ　Ａ　ｓ半絶縁性基板２１
に埋った部分を垂直ゲート部３１ｂとして示したもので
あり、第２図（ｄ）で示したように、側壁膜２５ａをマ
スクとしてｎ°活性層２７を形成したので、接合部２５
ｂによりソース、ドレイン間隔立、は第１図中に示すも
のとなる。第１図において、ソース、ドレイン間隔立ｄ
ｇは、ゲート長患、および間隔長（Ａｄを最小パターニ
ング寸法で形成することにより、最小パターニング寸法
もしくはそれ以下で自己整合により形成されることとな
る。

上記のように本実施例によれば、ダミーゲート２３ａの
ゲート長Ａｇおよび間隔長ｆｂｄを最小パターン寸法で
形成することにより、側壁膜２５ａの接合部２５ｂを用
いた自己整合により、ソース、ドレイン間隔ｎｄｇが最
小パターニング寸法もしくはそれ以下で形成され、また
パターン反転によりゲート金属３１としてＡＭが使用で
き、特性のよいショットキー接合を歩留りよく形成する
ことができる。

次に本発明の第２の実施例について図面を参照しながら
説明する。第３図（ａ）〜（ｄ）は本発明の第２の実施
例を示す電界効果トランジスタの一部切欠斜視図である
。第３図において、２１′はＧａＡｓ半絶縁性基板、２
２′はＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔのチャンネルと
なる活性層、２５′は５１３Ｎ４膜、２５８′は側壁膜
、２６′はレジストマスク、２７′はｎ°活性層、２８
′はオーミック電極、２９′はネガ型フォトレジストで
１以上は第１図および第２図（ａ）〜（ｉ）の構成と同
様なものである。第１図および第２図（ａ）〜（ｉ）の
構成と異なる所は、高融点ゲート４０を用いて第１図に
示した垂直ゲート部３１ｂを形成し、その後、ゲート配
線４１により前記高融点ゲート４０を電気的に接線した
点である。

このように構成された電界効果トランジスタについて第
３図（ａ）〜（ｄ）を用いて以下に説明する。

まず、活性層２２′を有するＧａＡｓ半絶縁性基板２１
′に、少なくとも該ＧａＡｓ半絶縁性基板２１′に到達
するゲートパターンの穴を形成し、高融点材料であるタ
ングステンシリサイド（ＷＳｉ）を埋め込みかつ活性層
２２′の表面以」二の高さとなる高融点ゲート４０を形
成後、５１３Ｎ４膜、２５′をｐ−ｃＶＤ法により形成
する（第３図（ａ））。

次にフォトレジスト２６′を用い、酸素を５％含むＣＨ
Ｆ、ガスプラズマによるＲＩＨにより５１３Ｎ４膜、２
５′を異方性エツチングして側壁膜２５８′を形成する
（第３図（ｂ））。

次に８１を選択イオン注入し、アニールを行ないｎ°活
性層２７′を形成し、その上にオーミック電極を形成し
た後、ネガ型レジスト２９′を塗布し。

０２ガスプラズマによるＲＩＥで高融点ゲート４０の頭
出しを行なう（第３図（Ｃ））。その後、高融点ゲート
４０の頭部分をＡＭで接続し、ゲート配線４１を形成す
る（第３図（ｄ））。

上記のように、高融点ゲート４０を少なくともＧａ　Ａ
　ｓ半絶縁性基板２１′に到達する柱状に形成し、ゲー
ト長患ｇおよび間隔長患ｄを最小パターン寸法にするこ
とにより、パターン反転することなく。

簡単な工程でソース、ドレイン間隔ｎｄｇが最小パター
ン寸法もしくはそれ以下で形成することができる。

なお第１の実施例において、ゲート金属３１はへ立とし
たが、ゲート金属３１はＧ　ａ　Ａ　ｓとショットキー
接合を保つものならなんでもよく、例えばチタン（Ｔｉ
）、白金（Ｐｔ）、タングステン（Ｗ）等を使用しても
よい。

また、第２の実施例では、高融点ゲート４０はタングス
テンシリサイド（ＷＳｉ）とじてか、高融点ゲート４０
はアニール後もＧ　ａ　Ａ　ｓとショットキー接合とな
るものなら何でものよく、タングステン（Ｗ）、タンタ
ル（Ｔａ）、タングステンタンタルシリサイド（ＷＴａ
Ｓｉ）等を使用してもよい。さらに第１および第２の実
施例においてｎ゛活性層２７゜２７′はＳｉのｎ°選択
注入により形成したが、ｎ０活性層は荷電担体としての
電子を多く含むものであればよく、液相エピタキャル（
ＬＰＥ）法や気相エビタキャル（ＶＰＥ）法または分子
線エビタキャル（ＭＢＥ）法や有機金属化学気相蒸着（
Ｍ　ＯＣＶＤ）法等により形成してもよい。

発明の効果 以上のように本発明によれば、隣り合ったゲートもしく
はダミーゲートの間隙の一部を膜の重なりによる接合部
でもって閉鎖し、前記接合部をソース、ドレイン間隔と
するので、最小パターン寸法と同等もしくはそれ以下の
ソース、ドレイン間隔を形成でき、電界効果トランジス
タの高速性能を大幅に改善することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例における電界効果トラン
ジスタの構造を示した一部切欠斜視図、第２図は第１の
実施例における電界効果トランジスタの製造工程を示し
た一部切欠斜視図、第３図は本発明の第２の実施例にお
ける電界効果トランジスタの製造工程を示した一部切欠
斜視図、第４図は従来の電界効果トランジスタの製造工
程を示した構造断面図である。 ２１．２］　’−ＧａＡｓ半絶縁性基板、２２．２２　
’　−・・活性層、２３・・・５１０２膜、２３ａ・・
・ダミーゲート、２３ｂ・・・反転ゲートパターン、２
４・・・ゲートマスク。 ２５．２５　’　”・Ｓ　ｌａ　Ｎ４膜、２５ａ　、　
２５ａ　’−側壁膜、２５ｂ・・・接合部、２６．２６
’・・・レジストマスク、２７．２７’・・・ｎ°活性
層、２８．２８　’・・・オーミック電極、　２９．２
９　’・・・ネガ型フォトレジスト、３０・・・ポジ型
フォトジレスト、３１・・・ゲート金属、３１ａ・・・
くし型ゲート、３１ｂ・・・垂直ゲート部、４０・・・
高融点ゲート、４１・・・ゲート配線 代理人　　　森　　本　　義　　弘 第１図 Ｚｌ−−ηａｌＪｓｆ！Ｉ！Ｈｒ−Ｒ極ｚ２゛−浩ｌＬ
τ層 ２クー・・ηｆシシｎ層 ３１ｂ−”！ｒ身ケ乙ト合戸 Ｉｙ−一一ゲート表 Ｉｊ　Ｍ部長 Ｌムー−−ンース・ｌ”ｂインＮ〃騎 第２図 ２１　　　　　・ 第２図 第２図 第２図 第３図 第３図 第４図 第４図

Claims (1)

【特許請求の範囲】
1. １、制御電界および被制御電流が、ともに半導体基板表
   面に平行である電界効果トランジスタであって、ゲート
   もしくは後工程でゲートを形成するためのダミーゲート
   の側壁に膜を形成し、隣り合った前記ゲートもしくは前
   記ダミーゲートの間隙の一部を前記膜の重なりによる接
   合部でもって閉鎖し、前記接合部をソース、ドレイン間
   隔とすることを特徴とした電界効果トランジスタ。