FR2646963A1 - Structure d'un transistor a base permeable et son procede de fabrication - Google Patents
Structure d'un transistor a base permeable et son procede de fabrication Download PDFInfo
- Publication number
- FR2646963A1 FR2646963A1 FR9005819A FR9005819A FR2646963A1 FR 2646963 A1 FR2646963 A1 FR 2646963A1 FR 9005819 A FR9005819 A FR 9005819A FR 9005819 A FR9005819 A FR 9005819A FR 2646963 A1 FR2646963 A1 FR 2646963A1
- Authority
- FR
- France
- Prior art keywords
- buried
- semi
- permeable base
- transistor according
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 33
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 239000007787 solid Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 241000208202 Linaceae Species 0.000 claims 1
- 235000004431 Linum usitatissimum Nutrition 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 9
- 238000006731 degradation reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 101100385222 Caenorhabditis elegans che-12 gene Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003760 tallow Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66454—Static induction transistors [SIT], e.g. permeable base transistors [PBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
Un transistor à base perméable comprend une région de source 3 et une région de drain 4 formées face à face dans une couche de semi-conducteur semi-isolant 5, et une électrode de grille 2 présentant une ouverture de pénétration de courant, à travers laquelle circule un courant de canal, placée entre la région de source et la région de drain. Les régions de source et de drain et l'électrode de grille sont disposées de façon que le courant de canal circule dans une direction perpendiculaire à la direction de l'épaisseur de la couche de semi-conducteur semi-isolant 100.
Description
I
TRANSISTOR A BASE PERMEABLE
La présente invention concerne un transistor à base perméable (qu'on
appellera ci-après "TBP"), et elle porte plus particulièrement sur un tran-
sistor de ce type ayant une structure dans laquelle un courant de canal circule dans une direction perpendiculaire à la direction de l'épaisseur du substrat.
La figure 2(a) montre une coupe verticale d'un transistor à base per-
méable du type enterré de l'art antérieur. Sur la figure 2(a), la référence 3
désigne une couche de source (ou d'émetteur) en semiconducteur de type n.
On utilise pour cette couche de source 3 un substrat de type n ou une cou-
che formée par croissance épitaxiale. Une couche de canal 1 est formée par
croissance épitaxiale sur la couche de source en semiconducteur de type n.
+ Une couche de drain (ou de collecteur) en semiconducteur de type n, 4, est formée sur la couche de canal 1. Des grilles (bases) 2 consistant en couches minces de métal de type Schottky, formant un réseau, sont disposées dans la partie centrale de la couche de canal 1. Des couches de désertion
de grille sont élargies dans une région voisine des grilles 2 pendant le fonc-
tionnement du transistor.
Les figures 2(b) et 2(c) montrent respectivement des coupes d'un
transistor à base perméable du type à parois latérales creusées de l'art an-
térieur et d'un transistor à base perméable du type à bords creusés de l'art antérieur. Dans le TBP du type à parois latérales creusées de la figure 2(b), on forme des sillons atteignant la partie centrale de la couche de canal 1 à partir de la surface de la couche de drain 4, et on forme des grilles 2 dans les sillons. Dans le TBP du type à bords creusés de la figure 2(c), on forme des grilles 2 dans les sillons, et on traite les bords des grilles 2
de façon à donner aux grilles une configuration de section transversale tra-
pézoidale. Bien que les structures, en coupe, des TBP décrits ci-dessus soient mutuellement différentes, dans tous les TBP la région de base est constituée
par des grilles en métal de type Schottky à couches minces formant un ré-
seau, et par une partie de canal perméable au courant, et le courant de
fonctionnement (courant de canal) circule dans la direction verticale, c'est-
à-dire dans la direction de l'épaisseur du substrat.
Le fonctionnement de base de ces transistors est le suivant. Lorsqu'un signal de commande d'entrée est appliqué à la grille métallique de type
Schottky, qui remplit la fonction d'une base, la couche de désertion de gril-
le est modulée, ce qui a pour effet de moduler le courant de grille dans le canal.
Ces TBP ont les caractéristiques de fonctionnement suivantes.
1) Du fait que la région de base a une structure de type longitudinal dans laquelle le courant de canal circule dans la direction de l'épaisseur du substrat, l'épaisseur de la grille métallique correspond à la longueur de grille, ce qui fait qu'on peut aisément obtenir une longueur de grille très faible d'environ 0,1 micron. On a espéré obtenir un fonctionnement à une fréquence extrêmement élevée avec un dispositif ayant une telle structure longitudinale. 2) Du fait que la couche active entre les couches de drain et de source est formée par un procédé de croissance épitaxiale, l'épaisseur de couche peut être faible, c'est-à- dire qu'elle peut avoir une valeur allant jusqu'à environ 0,2 à 0,5 micron. Dans un semiconducteur composé ayant une
faible masse effective, tel que GaAs, il se produit une conduction électroni-
que balistique dans une telle couche active mince, ce qui permet de réduire le retard de propagation de grille. Ceci conduit à un fonctionnement à une
vitesse extrêmement élevée.
3) Du fait que le signal de commande d'entrée est appliqué à la capa-
cité de la couche de désertion de grille à travers le métal de grille, les
pertes dues aux résistances parasites sont moindres que dans le cas de tran-
sistors bipolaires dans lesquels le signal de commande d'entrée est appliqué
à travers la couche de semiconducteur de base.
(4) Dans une structure dans laquelle on utilise le substrat n pour la couche n* de source, on peut obtenir une inductance faible pour la connexion à la masse, ce qui conduit à un transistor convenant pour un fonctionnement
à fréquence élevée et à puissance élevée.
Cependant, dans la structure de TBP de l'art antérieur correspondant à un dispositif de type longitudinal, du fait que l'électrode de grille 2 se trouve dans la partie centrale de la couche de canal 1 qui est une couche formée par croissance épitaxiale, comme le montre la figure 2(a), la qualité
du cristal semiconducteur est dégradée dans la moitié supérieure de la cou-
che de canal 1, ce qui fait que l'on rencontre des difficultés pour augmen-
ter la tension de claquage. En outre, dans les structures de TBP qui sont
représentées sur la figure 2(b) et 2(c), bien que la dégradation de la qua-
lité du cristal ne soit pas un problème important du fait qu'il n'existe pas
de couche de semiconducteur sur l'électrode de grille 2, il apparaît un pro-
blême qui consiste en ce que la séparation entre l'électrode de grille 2 et
l'électrode de drain 4 est structurellement-difficile à réaliser.
Un but de l'invention est de procurer un transistor à base perméable capable d'éviter la dégradation de la qualité du cristal semiconducteur au voisinage de l'électrode de grille (base), et qui convienne en outre pour fabriquer une structure de transistor dans des conditions bien définies et
avec une reproductibilité élevée.
Selon un aspect de l'invention, un transistor à base perméable com-
porte une couche de source n et une couche de drain n qui sont disposées
dans une couche de semiconducteur semi-isolant, dans une direction perpen-
diculaire à la direction de l'épaisseur de cette dernière, et une électrode de grille en forme de réseau est formée entre les couches de source et de drain n., pour permettre ainsi la circulation d'un courant de fonctionnement
dans la direction transversale, c'est-à-dire dans la direction perpendicu-
laire à l'épaisseur du substrat. On peut donc former une couche de canal sans former une couche épitaxiale sur l'électrode de grille, comme dans la structure de TBP de type longitudinal de l'art antérieur, et on peut éviter la dégradation de la qualité du cristal de la couche de canal formée par
croissance épitaxiale, au voisinage de l'électrode de grille.
En outre, du fait que la couche de drain et l'électrode de grille sont disposées dans une direction horizontale, avec une distance prédéterminée entre elles, il n'est pas nécessaire de séparer l'électrode de grille et l'électrode de drain dans la direction verticale, ce qui permet d'éliminer un problème consistant en ce que la séparation entre l'électrode de grille et l'électrode de drain ne peut pas être entièrement réalisée. Ceci conduit à une amélioration des performances du transistor et du rendement de fa- brication.
L'invention sera mieux comprise à la lecture de la description qui va
suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La
suite de la description se réfère aux dessins annexes dans lesquels:
Les figures l(a) à l(c) sont des schémas montrant respectivement une représentation en plan et une représentation en coupe d'un TBP conforme à un premier mode de réalisation de l'invention; Les figures 2(a).à 2(c) sont des schémas montrant respectivement des représentations en coupe de structures de TBP de l'art antérieur;
Les figures 3(a) à 3(i) sont respectivement des représentations en cou-
pe et en plan d'étapes d'un processus de fabrication d'un TBP de la fi-
gure 1; et La figure 4 est un schéma montrant une représentation en plan d'un
TBP conforme à un second mode de réalisation de l'invention.
Les figures l(a)-l(c) montrent un TBP conforme à un premier mode de réalisation de l'invention. La figure 1(a) montre une représentation en
plan de la structure d'un TBP, la figure l(b) montre une coupe selon ta li-
gne Ib-Ib' parallèle à la direction de canal du TBP de la figure l(a). et la figure l(c) montre une coupe selon la ligne Ic-lc', perpendiculaire a la direction de canal de la figure l(a). Sur les figures I(a)-l(c), la référence
désigne un substrat semi-isolant en GaAs ayant une concentration en im-
14 16 -3
puretés de 10 à 10 cm, au plus. Une région de source n 3 et une région de drain n* 4 sont formées face à face dans le substrat 100. Lne électrode de grille (base) enterrée 2 ayant une configuration en forme de
doigts disposés en ligne droite avec des intervalles predétermlnes en-
tre eux et consistant en une couche de métal ou de semiconducteur a
faible réslstance, est formée dans une région comprise entre les ré-
+ glons n de source et de drain, 3 et 4, lesquel les sont des réglons à concentration élevée ayant une configuration plane rectangulaire Une électrode de source 5 et une électrode de drain 6 sont respectivPment
+ 4
formées sur la région n de source 3 et sur la région n de dra;r 4 Une électrode de connexion de grille 7 est formée sur le substrat 0 et
est connectée à l'ensemble d'électrodes de grille enterrees 2 Des es-
paces 8 sont formés dans des parties comprises entre des électrodes de gril-
le enterrées 2 adjacentes, de façon que les électrodes 2 ne soient pas en
contact avec le substrat 1. Ces espaces 8 ne sont pas obligatoires.
Les électrodes de grille enterrées 2 sont disposées de façon à s'éten-
dre sur une longueur de plusieurs centaines de microns, avec des intervalles
d'environ 0,1 à 10 microns entre des électrodes adjacentes, dans la direc-
tion longitudinale des régions de source et de drain. La longueur de grille est inférieureà 0,5 micron (500 rnm). La profondeur des couches n+ de source
et de drain 3 et 4 est supérieure à plusieurs microns, de façon que le cou-
rant d'attaque soit l'équivalent de celui de la structure de TBP de type
longitudinal de l'art antérieur.
Dans la structure TBP de ce mode de réalisation, bien que le fonc-
tionnement de base soit le même que celui du TBP de l'art antérieur, le courant de canal circule entre la couche n de source 3 et la couche n de drain 4 dans la direction perpendiculaire à la direction de l'épaisseur du substrat.
On va maintenant décrire le procédé de fabrication du TBP de ce mo-
de de réalisation en se référant aux figures 3(a)-3(i).
En premier lieu, comme le montre la figure 3(a), on forme une pre-
mière couche isolante sur la totalité de la surface d'un substrat 100 en GaAs semi-isolant, et on forme un motif dans cette couche au moyen d'une
première couche de résine photosensible 9, pour produire ainsi un motif iso-
lant 10, dans le but de former des couches n: de source et de drain. On fixe la largeur du motif 10 de façon que l'intervalle entre les couches n
de source et de drain 3 et 4 soit inférieur à environ 0,5 micron.
Ensuite, comme le montre la figure 3(b), on grave sélectivement le substrat 100 en GaAs, jusqu'à une profondeur supérieure à quelques microns, en utilisant comme masque le motif de couche isolante 10. Ensuite, comme le montre la figure 3(c), on fait croître par épitaxie les couches n* de
source et de drain 3 et 4 dans la partie gravée la. Ensuite, comme le mon-
tre la figure 3(d), on forme sur la totalité de la surface une seconde cou-
che isolante 12 d'un type différent du motif de couche isolante 10. On en-
lève ensuite le motif 10 en même temps que la seconde couche isolante 12 qui est formée sur lui, ce qui a pour effet de laisser sélectivement et de façon auto-alignée, la seconde couche isolante 12 sur les couches épitaxiales
n 3 et 4.
Ensuite, comme le montre la figure 3(e), on forme sur la totalité de la surface une troisième couche isolante 20 du même type que le motif de couche isolante 10. Ensuite, comme le montre la figure 3(f), on grave la couche isolante 20 de façon qu'il reste des parois latérales 20a de la cou-
che isolante 12 sur les couches épitaxiales 3 et 4, et de façon que des par-
ties de surface de GaAs à nu, lb, d'une largeur inférieure à 0,5 micron (et
de façon caractéristique inférieure à 0,1 micron) soient formées de maniè-
re auto-alignée entre les parois latérales 20a. On forme ensuite la seconde
couche de résine photosensible 13 sur la totalité de la surface, et on dé-
finit un motif dans cette couche pour produire une ouverture 13a ayant une
largeur supérieure à celle des parties à nu lb. Ce motif de résine photo-
sensible 13 comprend des parties de motif 13b qui sont destinées à former
des espaces 8, comme le montre la figure 3(i).
Ensuite, comme le montre la figure 3(g), on grave sur une profondeur
de plusieurs microns les parties à nu en GaAs lb, qui sont des régions pré-
vues pour enterrer le matériau d'électrode de grille, pour former ainsi des puits profonds lc, et en cd'se séletivaTent nm rétal de grille dans les p:lts lc
par des techniques telles que la croissance épitaxiale, la pulvérisation ca-
thodique ou le dépôt en phase vapeur. On forme ensuite une métallisation d'électrode de connexion de grille 7, par pulvérisation cathodique ou dépôt
en phase vapeur, en utilisant comme masque la couche de résine photosensi-
ble 13. Enfin, comme le montre la figure 3(h), on enlève la seconde couche
isolante 12 et les parois latérales 20a, et on forme une électrode de sour-
ce 5 et une électrode de drain 6, de façon auto-alignée, en utilisant un
procédé d'évaporation.
Le TBP de ce mode de réalisation est notablement différent du TBP de l'art antérieur dans la mesure o la région de source 3, la région de drain 4 et les électrodes de grille enterrées 2 sont disposées de façon que le courant de canal circule dans une direction perpendiculaire à la direction
de l'épaisseur du substrat. En adoptant une telle disposition, on peut for-
mer les électrodes de grille enterrées 2 dans les puits lc du substrat 100,
et une couche de canal peut être constituée non pas par une couche épita-
xiale formée sur l'électrode de grille enterrée, mais par un substrat cris-
tallin massif semi-isolant. Par conséquent, du fait qu'il n'est pas néces-
saire de former une couche de canal par croissance épitaxiale sur une grille, Il n'y a plus de dégradation de la qualité du cristal au voisinage de la
grille, c'est-à-dire de dégradation des caractéristiques à cause de la crois-
sance épitaxlale. Ceci permet d'obtenir un TBP plus performant, ayant une tension de claquage plus élevée et pouvant donner lieu à une conduction balistique. En outre, du fait que la couche de drain et l'électrode de grille sont disposées dans une direction horizontale avec une distance prédéterminée entre elles, on peut éviter une séparation incorrecte entre l'électrode de grille et l'électrode de drain, ce qui permet d'améliorer la maîtrise de
divers paramètres dans la fabrication du TBP.
En outre, du fait que ce TBP a une structure de type transversal,
le processus de fabrication est compatible avec celui de transistors à ef-
fet de champ. On peut donc réaliser aisément un circuit intégré contenant
de tels transistors à base perméable et des transistors à effet de champ.
Bien que dans le mode de réalisation qui est décrit ci-dessus l'élec-
trode de connexion de grille soit formée après la formation du métal enter-
ré pour la grille, il est possible de former simultanément par croissance épitaxiale l'électrode de connexion de grille et le métal enterré pour la
grille. En outre, le substrat pour la formation d'un transistor n'est pas li-
mité à GaAs, et on peut utiliser d'autres composés du groupe Ill1-V, tels que InP ou InGaAs, ayant une mobilité élevée, ou Si. En ce qui concerne la couche de semiconducteur pour former un transistor, on peut utiliser à la
place du substrat décrit ci-dessus une couche formée par croissance épita-
14 -3
xiale ayant une concentration d'impuretés inférieure à 1014 cm 3, qui est
formée sur le substrat.
La disposition plane des couches de source/drain et de l'électrode de grille n'est pas limltée à celle qui est représentée sur la figure 1(a), et
ces couches peuvent être disposées comme le montre la figure 4. Sur la fi-
gure 4, la référence 3 désigne une région de source n de forme annulaire
à concentration élevée qui est formée dans un substrat sem--
conducteur semi-isolant 100. Des électrodes de grille en-
terrées 2 sont disposées le long de la périphérie intérieure +
de la région de source n 3 avec des intervalles prédé-
+
terminés entre elles. Une région de drain n 4 de forme car-
culaire à concentration élevée est disposée dans une réglon située du côté intérieur des électrodes de grille enterrées 2. Les références 5 et 6 désignent respectivement une
électrode de source et une électrode de drain. Ce second mode de réalisa-
tion procure des effets identiques à ceux du premier mode de réalisation
décrit ci-dessus.
Comme il ressort de façon évidente de la description précédente, et
conformément à l'invention, du fait qu'une couche de source, une couche de drain et une électrode de grille sont disposées de façon que le courant
de canal circule dans la direction perpendiculaire à la direction de l'épais-
seur du substrat, il n'est pas nécessaire d'effectuer une opération de crois-
sance épitaxiale pour former une couche de canal sur l'électrode de grille
(base) enterrée, ce qui permet d'éviter la dégradation de la qualité cris-
talline de la couche de canal. Ceci conduit à un transistor à base perméa-
ble ayant des performances plus élevées, avec une tension de claquage éle-
vée et une excellente conductivité balistique.
Claims (14)
1. Transistor à base perméable, caractérisé en ce qu'il comprend une région de source (3) et une région de drain (4) formées face à face dans une couche de semiconducteur semi-isolant (100); et une électrode de grille (2) comportant une ouverture perméable au courant à travers laquelle circule un courant de canal, disposée entre la région de source (3) et la région de drain (4); et en ce que les régions de source et de drain (3, 4)
et l'électrode de grille (2) sont disposées de façon que le courant de ca-
nal circule dans une direction perpendiculaire à la direction de l'épais-
seur de la couche de semiconducteur semi-isolant (100).
2. Transistor à base perméable selon la revendication 1, caractérisé
en ce que la couche de semiconducteur semi-isolant est un substrat cristal-
lin massif semi-isolant (100) dans lequel on a formé sélectivement un en-
semble de puits gravés profonds (lc), et l'électrode de grille (2) est cons-
tituée par un métal ou un semiconducteur à faible résistance enterré dans
les puits gravés (lc).
3. Transistor à base perméable selon la revendication 2, caractérisé en ce que l'électrode de grille est constituée par un ensemble d'électrodes
de grille enterrées (2) qui sont enterrées dans le cristal massif semi-
isolant (100) et qui sont disposées en une ligne droite avec des intervalles prédéterminés entre elles; et les régions de source et de drain (3, 4) sont constituées par des réglons à concentration élevée, ayant une configuration plane rectangulaire, qui sont disposées en ligne droite de part et d'autre
des électrodes de grille (2).
4. Transistor à base perméable selon la revendication 2, caractérisé en ce que l'électrode de grille est constituée par un ensemble d'électrodes de grille enterrées (2) qui sont disposées en une configuration annulaire dans le substrat cristallin massif semi-isolant (100), avec des intervalles prédéterminés entre elles, et l'une des régions de drain ou de source (4, 3) consiste en une région de forme circulaire à concentration élevée qui est disposée à l'intérieur des électrodes de grille enterrées (2), tandis que
l'autre région parmi les régions de drain ou de source consiste en une ré-
gion de forme annulaire à concentration élevée qui est disposée à l'exté-
rieur des électrodes de grille enterrées (2), de façon à entourer ces élec-
trodes de grille.
5. Un transistor à base perméable selon la revendication 3, carac-
térisé en ce que l'électrode de grille est constituée par l'ensemble d'élec-
trodes de grille enterrées (2) disposées sur une longueur de plusieurs cen-
taines de microns, avec un intervalle d'environ 0,1 à 10 microns entre des électrodes adjacentes, et en ce que la longueur de grille est inférieure à
0,5 micron.
6. Un transistor à base perméable selon la revendication 4, carac-
térisé en ce que l'électrode de grille est constituée par l'ensemble d'élec-
trodes de grille enterrées (2) disposées sur une longueur de plusieurs cen-
taines de microns, avec un intervalle d'environ 0,1 à 10 microns entre des électrodes adjacentes, et en ce que la longueur de grille est Inférieure à
0,5 micron.
7. Un transistor à base perméable selon la revendication 3, carac-
térisé en ce qu'une électrode de connexion de grille (7) qui est connectée à l'ensemble d'électrodes de grille enterrées (2) est formée sur le substrat
cristallin massif semi-isolant (100).
8. Un transistor à base perméable selon la revendication 4, carac-
térisé en ce qu'une électrode de connexion de grille (7) qui est connectée à l'ensemble d'électrodes de grille enterrées (2) est formée par le substrat
cristallin massif semi-isolant (100).
9. Un transistor à base perméable selon la revendication 7, carac-
térisé en ce que des espaces (8) sont formés dans des parties du substrat
(100) entre les électrodes de grille enterrées (2), de façon que l'électro-
de de connexion de grille (7) ne soit pas en contact avec le substrat (100).
10. Un transistor à base perméable selon la revendication 8, carac-
térisé en ce que des espaces (8) sont formés dans des parties du substrat
(100) entre les électrodes de grille enterrées (2), de façon que l'électro-
de connexion de grille (7) ne soit pas en contact avec le substrat (100).
Il. Un transistor à base perméable selon la revendication 7, carac-
térisé en ce que l'électrode de connexion de grille (7) et l'électrode de
grille enterrée (2) sont formées simultanément par croissance épitaxiale.
12. Un transistor à base perméable selon la revendication 8, carac-
térisé en ce que l'électrode de connexion de grille (7) et l'électrode de
grille enterrée (2) sont formées simultanément par croissance épitaxiale.
13. Un transistor à base perméable selon la revendication 2, carac-
* Il térisé en ce que le substrat cristallin massif semi-isolant (100) est un
substrat en GaAs semi-isolant.
14. Transistor à base perméable selon le revendication 2, caracté-
risé en ce que le substrat cristallin massif semi-isolant (100) est constitué par d'autres semiconducteurs, en particulier d'autres composés III-V ou Si.
15. Transistor à base perméable selon la revendication 1, caracté-
risé en ce que la couche de semiconducteur semi-isolant consiste en une couche épitaxiale ayant une concentration en impuretés inférieure à 1014 cm-3
qui est formée sur un substrat en GaAs semi-isolant.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117694A JPH02296372A (ja) | 1989-05-10 | 1989-05-10 | 透過ベーストランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2646963A1 true FR2646963A1 (fr) | 1990-11-16 |
| FR2646963B1 FR2646963B1 (fr) | 1992-05-15 |
Family
ID=14717988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR909005819A Expired - Lifetime FR2646963B1 (fr) | 1989-05-10 | 1990-05-10 | Structure d'un transistor a base permeable et son procede de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5057883A (fr) |
| JP (1) | JPH02296372A (fr) |
| DE (1) | DE4015067C2 (fr) |
| FR (1) | FR2646963B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994023456A1 (fr) * | 1993-04-07 | 1994-10-13 | Forschungszentrum Jülich GmbH | Systeme en sandwich a couche electriquement activable |
| EP0735589A2 (fr) * | 1995-03-30 | 1996-10-02 | Kabushiki Kaisha Toshiba | Dispositif semi-conducteur avec grille dans une tranchée et méthode de fabrication |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04223342A (ja) * | 1990-12-26 | 1992-08-13 | Mitsubishi Electric Corp | 半導体装置のゲート電極とその製造方法 |
| JPH0575139A (ja) * | 1991-09-12 | 1993-03-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2713205B2 (ja) * | 1995-02-21 | 1998-02-16 | 日本電気株式会社 | 半導体装置 |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US7566478B2 (en) | 2001-07-25 | 2009-07-28 | Nantero, Inc. | Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6574130B2 (en) | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6835591B2 (en) | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US6911682B2 (en) | 2001-12-28 | 2005-06-28 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US7259410B2 (en) | 2001-07-25 | 2007-08-21 | Nantero, Inc. | Devices having horizontally-disposed nanofabric articles and methods of making the same |
| US6924538B2 (en) | 2001-07-25 | 2005-08-02 | Nantero, Inc. | Devices having vertically-disposed nanofabric articles and methods of making the same |
| US6919592B2 (en) | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US7176505B2 (en) | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US7335395B2 (en) | 2002-04-23 | 2008-02-26 | Nantero, Inc. | Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6759693B2 (en) | 2002-06-19 | 2004-07-06 | Nantero, Inc. | Nanotube permeable base transistor |
| US6774052B2 (en) * | 2002-06-19 | 2004-08-10 | Nantero, Inc. | Method of making nanotube permeable base transistor |
| US7560136B2 (en) | 2003-01-13 | 2009-07-14 | Nantero, Inc. | Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0061376A1 (fr) * | 1981-03-10 | 1982-09-29 | Thomson-Csf | Transistor à effet de champ de type planar comportant des électrodes à puits métallisés, et procédé de fabrication de ce transistor |
| JPS622666A (ja) * | 1985-06-28 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4463366A (en) * | 1980-06-20 | 1984-07-31 | Nippon Telegraph & Telephone Public Corp. | Field effect transistor with combination Schottky-junction gate |
| US4583107A (en) * | 1983-08-15 | 1986-04-15 | Westinghouse Electric Corp. | Castellated gate field effect transistor |
| US4724223A (en) * | 1986-12-11 | 1988-02-09 | Gte Laboratories Incorporated | Method of making electrical contacts |
-
1989
- 1989-05-10 JP JP1117694A patent/JPH02296372A/ja active Pending
-
1990
- 1990-01-11 US US07/463,478 patent/US5057883A/en not_active Expired - Fee Related
- 1990-05-10 DE DE4015067A patent/DE4015067C2/de not_active Expired - Fee Related
- 1990-05-10 FR FR909005819A patent/FR2646963B1/fr not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0061376A1 (fr) * | 1981-03-10 | 1982-09-29 | Thomson-Csf | Transistor à effet de champ de type planar comportant des électrodes à puits métallisés, et procédé de fabrication de ce transistor |
| JPS622666A (ja) * | 1985-06-28 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
Non-Patent Citations (2)
| Title |
|---|
| IEEE ELECTRON DEVICE LETTERS, vol. EDL-5, no. 6, juin 1984, pages 191-193, New York, US; D.D. RATHMAN et al.: "The effect of base-Schottky geometry on Si PBT device performance" * |
| PATENT ABSTRACTS OF JAPAN, vol. 11, no. 169 (E-511)[2616], 30 mai 1987; & JP-A-62 2666 (MATSUSHITA ELECTRIC IND. CO., LTD) 08-01-1987 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994023456A1 (fr) * | 1993-04-07 | 1994-10-13 | Forschungszentrum Jülich GmbH | Systeme en sandwich a couche electriquement activable |
| US5831329A (en) * | 1993-04-07 | 1998-11-03 | Forschungszentrum Julich Gmbh | Layered system with an electrically activatable layer |
| EP0735589A2 (fr) * | 1995-03-30 | 1996-10-02 | Kabushiki Kaisha Toshiba | Dispositif semi-conducteur avec grille dans une tranchée et méthode de fabrication |
| EP0735589A3 (fr) * | 1995-03-30 | 1997-10-08 | Toshiba Kk | Dispositif semi-conducteur avec grille dans une tranchée et méthode de fabrication |
| US5828101A (en) * | 1995-03-30 | 1998-10-27 | Kabushiki Kaisha Toshiba | Three-terminal semiconductor device and related semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4015067C2 (de) | 1994-06-09 |
| US5057883A (en) | 1991-10-15 |
| DE4015067A1 (de) | 1990-11-22 |
| FR2646963B1 (fr) | 1992-05-15 |
| JPH02296372A (ja) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2646963A1 (fr) | Structure d'un transistor a base permeable et son procede de fabrication | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| CH493094A (fr) | Dispositif semiconducteurs multicanaux à effet de champ | |
| FR2692402A1 (fr) | Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication. | |
| FR2633100A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2676308A1 (fr) | Transistor a effet de champ utilisant un effet tunnel resonnant et procede de fabrication. | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR2918211A1 (fr) | Transistor a effet de champ de type finfet isole du substrat | |
| EP0199424A2 (fr) | Composant semiconducteur du type planar à structure d'anneaux de garde, famille de tels composants et procédé de réalisation | |
| FR2657999A1 (fr) | Tube a vide micro-miniature et procede de fabrication. | |
| FR2485812A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication de ce dispositif | |
| FR2518816A1 (fr) | Transistor a effet de champ metal-oxyde-semi-conducteur de puissance | |
| FR2460542A1 (fr) | Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor | |
| FR2657463A1 (fr) | Dispositif semiconducteur avec forte resistance aux surtensions. | |
| FR2667724A1 (fr) | Procede de realisation des metallisations d'electrodes d'un transistor. | |
| FR2655774A1 (fr) | Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication. | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2673044A1 (fr) | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. | |
| FR2759491A1 (fr) | Cathode froide a emission de champ et son procede de fabrication | |
| FR3096832A1 (fr) | Structure de transistor | |
| FR2516308A1 (fr) | Plateau d'attaque radiofrequence, notamment pour l'attaque par pulverisation cathodique de tranches semi-conductrices | |
| FR2696583A1 (fr) | Dispositif à semiconducteurs, à couche de canal et couche d'alimentation en électrons, et procédé de fabrication. | |
| WO2000038243A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| FR2681475A1 (fr) | Dispositif a semiconducteurs comportant plusieurs electrodes de grille et procede de fabrication. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights |