FR2657463A1 - Dispositif semiconducteur avec forte resistance aux surtensions. - Google Patents

Dispositif semiconducteur avec forte resistance aux surtensions. Download PDF

Info

Publication number
FR2657463A1
FR2657463A1 FR9100810A FR9100810A FR2657463A1 FR 2657463 A1 FR2657463 A1 FR 2657463A1 FR 9100810 A FR9100810 A FR 9100810A FR 9100810 A FR9100810 A FR 9100810A FR 2657463 A1 FR2657463 A1 FR 2657463A1
Authority
FR
France
Prior art keywords
guard ring
cells
cell
diffusion
diffusion layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9100810A
Other languages
English (en)
Other versions
FR2657463B1 (fr
Inventor
Mihara Teruyoshi
Matushita Tsutomu
Yao Kenji
Hoshi Masakatsu
Enokido Taka
Hirota Yukitsugu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of FR2657463A1 publication Critical patent/FR2657463A1/fr
Application granted granted Critical
Publication of FR2657463B1 publication Critical patent/FR2657463B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un dispositif semiconducteur. Selon l'invention, il comprend un substrat semiconducteur (101) d'un premier type de conduction, des couches de diffusion de cellule d'un second type de conduction formées à l'intérieur du substrat semiconducteur et connectées à des électrodes (109) et une région d'anneau de garde (3) du second type de conduction qui entoure les couches de diffusion de cellule et est connectée aux électrodes, la région d'anneau de garde étant formée d'une série de cellules d'anneau de garde, chaque cellule étant identique à chacune des couches de diffusion de cellule et les cellules étant mutuellement électriquement connectées. L'invention s'applique notamment aux dispositifs semiconducteurs ayant une meilleure résistance aux surtensions.

Description

1 - La présente invention se rapporte à un dispositif semiconducteur tel
qu'un dispositif de puissance qui a une
structure d'un anneau de garde.
Comme procédé conventionnel pour améliorer la résistance aux surtensions, plusieurs propositions ont été faites, telles que celles révélées dans la divulgation de la demande de brevet au Japon N O 60-196975 ( 1985) et la
divulgation de la demande de brevet au Japon no 61-182264.
Un exemple de cette dernière référence est montré à la figure 1 o un dispositif comprend un substrat 101 du type N+, une couche épitaxiée 102, un anneau de garde 103, une région de canal 104, une région de source 105, un oxyde de porte 106, une électrode de porte 107, un oxyde de champ 108, une électrode de source 109 et une électrode
de drain 110.
Dans cet exemple conventionnel, afin d'empêcher la rupture avalanche due à la surtension qui se produit au moment de la commutation de la charge d'induction par l'utilisation d'un transistor métal-oxyde-semiconducteur de puissance, on prévoit un profil de diffusion dans lequel le fond d'une région de canal 104 d'une cellule MOSFET (transistor à effet de champ métal oxyde semiconducteur) atteint un substrat 101 du type N+ de manière que la tension de rupture de cette portion soit
diminuée, afin de produire la fonction d'une diode Zener.
Dans cet exemple conventionnel, également, la résistance aux surtensions est améliorée tandis que la surface Zener effective est accrue par application de la même structure à un anneau de garde 103 entourant la
région de canal 104.
Un autre exemple conventionnel pour l'amélioration de la résistance aux surtensions est montré à la figure 2 o des éléments équivalents à ceux correspondants de l'exemple antérieur ont reçu les mêmes chiffres de 2 référence et o est également prévue une région de puits 111 pour former une structure Zener Dans cet exemple conventionnel, l'anneau de garde 113 est formé dans le même profil de diffusion que la région de puits 111 et la région de canal 104 et la région de puits 111 sont formées séparément de façon à pouvoir réduire les variations de fabrication en contrôlant au mieux chaque région séparément. Ces dernières années, il y a eu une tendance très remarquable, dans le domaine du métal-oxyde-semiconducteur de puissance, pour rendre plus compacte la cellule à transistor à effet de champ en utilisant la technique de fabrication ultrafine Cela est dû à la caractéristique du métal-oxyde-semiconducteur de puissance, qu'en fabriquant une cellule plus fine, la densité peut être accrue et que
la résistance en circuit peut être réduite.
Cependant, dans un dispositif semiconducteur conventionnel tel que ceux montrés aux figures 1 et 2, la cellule plus fine a eu souvent pour résultat la création d'une situation dans laquelle la tension de rupture de l'unité de la cellule dépasse celle de l'anneau de garde, auquel cas le courant de surtension s'écoule principalement à travers l'anneau de garde, il y a donc une diminution, dans son ensemble, de la résistance aux
surtensions de la pastille.
Selon les recherches effectuées par les présents inventeurs, afin de comprendre le problème ci-dessus, ce problème est dû au fait que la plus faible concentration du profil de diffusion se présente dans le cas o la taille de la fenêtre de diffusion S de la cellule Zener est plus petite que le double de la profondeur de diffusion Xj de la cellule Zener, en comparaison avec les
autres cas.
En effet, comme le montre la figure 3, quand la diffusion a lieu en même temps d'une fenêtre Wl d'une 3 - ouverture suffisamment plus grande que sa profondeur de diffusion Xji et d'une fenêtre W 2 d'une ouverture plus petite que le double de sa profondeur de diffusion Xj 2, la fenêtre W 2 reçoit plus d'influence de l'effet bidimensionnel d'étalement en comparaison avec la fenêtre Wl, donc la concentration en impuretés à la portion centrale X 2-X 2 de la fenêtre W 2 devient plus faible que celle à la portion centrale Xl-Xl de la fenêtre Wl et la profondeur de diffusion devient moindre pour la fenêtre W 2. Par exemple, le profil de diffusion pour le dispositif de la figure 1 décrit ci-dessus avec une ouverture de cellule S = 3 mm, une largeur de l'anneau de gamme W = 30 mm et une profondeur de diffusion d'environ
4 mm, est montré à la figure 4.
Comme le montre la figure 4, la concentration en impuretés pour l'unité de cellule indiquée par la courbe B-B >nesurée le long de la section B-B de la région de canal 104 de la figure 1, est plus faible qu'un tiers de celle de l'anneau de garde indiqué par une courbe A-A mesurée le long de la section A-A de l'anneau de p garde 103 de la figure 1 Dans ce cas, la tension de rupture pour l'unité de cellule est égale à 37 V tandis que celle de l'anneau de garde est égale à 35 V et l'évidence d'une concentration de la totalité du courant sur l'anneau de garde seul s'est révélée dans le test
d'application d'une surtension.
Les concentrations en impuretés pour l'unité de cellule et l'anneau de garde mesurées le long de la section B-B et de la section A-A, respectivement, sur la figure 2, ont également des formes similaires à ce que l'on peut voit à la figure 4 Par conséquent, on peut également observer un résultat similaire pour le dispositif de la figure 2 décrit ci-dessus, o cette situation se présente quand la fenêtre de diffusion de la 4 - région de puits 111 est plus petite que le double de la
profondeur de diffusion.
La présente invention a par conséquent pour objet de procurer un dispositif semiconducteur ayant une structure d'anneau de garde telle que les tensions de rupture de l'unité de cellule et de l'anneau puissent facilement être adaptées, de manière que la résistance aux
surtensions du dispositif puisse être améliorée.
Cet objectif est atteint, dans la présente invention, en prévoyant un dispositif semiconducteur comprenant: un substrat semiconducteur d'un premier type de conduction; un groupe de couches de diffusion de cellule d'un second type de conduction, qui est formé à l'intérieur du substrat semiconducteur et connecté aux électrodes; et une région d'anneau de garde du second type de conduction, qui entoure les couches de diffusion de cellule et est connecté auxdites électrodes, la région d'anneau de garde étant formée d'une série d'un certain nombre de cellules d'anneau de garde, chacune des cellules d'anneau de garde étant identique à chacune des couches de diffusion de cellule et les cellules d'anneau de garde
étant électriquement mutuellement connectées.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un plusieurs de réalisation de l'invention, et dans lesquels: la figure 1 est une vue en coupe transversale d'un exemple d'un dispositif semiconducteur conventionnel ayant une meilleure résistance aux surtensions; la figure 2 est une vue en coupe transversale d'un autre exemple d'un dispositif semiconducteur conventionnel ayant une meilleure résistance aux -5surtensions la figure 3 est une vue en coupe transversale d'un exemple d'une configuration d'un dispositif semiconducteur conventionnel o le problème de la plus petite concentration d'impuretés pour l'unité de cellule par rapport à l'anneau de garde se présente; la figure 4 est un graphique de la concentration en impuretés sur l'axe des ordonnées, en fonction de la profondeur, sur l'axe des abscisses, pour l'exemple de la figure 1 avec une configuration équivalente à celle de la figure 3; la figure 5 est une vue en coupe transversale d'un premier mode de réalisation d'un dispositif semiconducteur selon la présente invention; la figure 6 est une vue en coupe transversale d'un second mode de réalisation d'un dispositif semiconducteur selon la présente invention; la figure 7 est une vue en plan d'un exemple d'un schéma de masque à utiliser dans la fabrication du dispositif semiconducteur des premier et second modes de réalisation montrés aux figures 5 et 6; la figure 8 est une vue en coupe transversale d'un troisième mode de réalisation d'un dispositif semiconducteur selon la présente invention; et la figure 9 est une vue en plan d'un exemple d'un schéma d'un masque à utiliser dans la fabrication du dispositif semiconducteur du troisième mode de réalisation
montré à la figure 8.
Selon la présente invention, on prévoit une région d'un anneau de garde comprenant un certain nombre de cellules agencées en série, dont chacune est identique à chacune des couches de diffusion de cellule, et elles sont
mutuellement électriquement connectées.
Cette connexion électrique mutuelle parmi les cellules de la région de l'anneau de garde peut être 6 - réalisée soit en agençant les cellules de manière que des parties de chaque cellule voisine se recouvrent ou bien en prévoyant des régions de diffusion de connexion entre chacune des cellules qui sont agencées avec un intervalle
prescrit entre chaque cellule voisine.
Avec cette configuration, les tailles des fenêtres de diffusion sont identiques dans le procédé de diffusion donc les profondeurs de diffusion de chacune des cellules de la région de l'anneau de garde et les couches de diffusion de cellule sont identiques et en conséquence des tensions de rupture pour la région de l'anneau de garde et
les couches de diffusion de cellule peuvent être égales.
Plusieurs modes de réalisation d'un dispositif semiconducteur selon la présente invention seront maintenant décrits en se référant aux dessins Dans la
description qui suit, les éléments équivalents à ceux
correspondants dans les exemples conventionnels des figures 1 et 2 ont reçu les mêmes chiffres de référence et
leur description sera généralement omise.
En se référant maintenant à la figure 5, on décrira un premier mode de réalisation d'un dispositif
semiconducteur selon la présente invention.
Dans ce premier mode de réalisation, le dispositif comporte un certain nombre de cellules 3 d'anneau de garde
du type p et une région de canal 4 de cellule métal-oxyde-
semiconducteur de puissance, le tout étant formé par le même procédé de diffusion avec des fenêtres séparées de diffusion d'une forme identique Par suite, le profil de diffusion pour chacune des cellules 3 et la région de canal 4 est sensiblement identique Ces cellules 3 d'anneau de garde et la région de canal 4 sont en contact avec le substrat 101 du type N+ à l'intérieur de la masse afin de former des diodes Zener 10 et 10 ' Il faut noter que bien que les diodes Zener 10 ' ne soient illustrées que pour un nombre choisi de cellules 3 d'anneau de garde pour la simplicité du dessin, en réalité chacune des cellules 3 d'anneau de garde forme une diode Zener 10 ' Une région de transistor à effet de champ est formée autour de la région de canal 4 de la cellule métal-oxyde- semiconducteur de puissance tandis qu'une région 6 d'anneau de garde est formée par une série des cellules 3, o les cellules 3 sont agencées de manière que des parties de chaque cellule voisine se recouvrent, afin d'avoir les connexions électriques mutuelles parmi les cellules 3 d'anneau de garde tandis que les organes les plus externes des cellules 3 sont connectés à l'électrode de source 109 Les organes les plus externes des cellules 3 ont également des régions usuelles de contact de forte concentration 2 qui sont en contact avec l'électrode de source 109, afin de
réduire la résistance de contact.
En se référant maintenant à la figure 6, on décrira un second mode de réalisation d'un dispositif
semiconducteur selon la présente invention.
Ce second mode de réalisation diffère du premier par le fait que la région de canal 4 du premier mode de réalisation montré à la figure 5 est remplacée par une
région de puits 1 en-dessous de la région de canal 104.
Les cellules 3 et la région de puits 1 sont en contact avec le substrat 101 du type N+ à l'intérieur de la masse afin de former des diodes Zener 11 et 11 ' Il faut noter que bien que les diodes Zener 11 ' ne sont montrées que pour un nombre choisi de cellules 3 de l'anneau de garde pour la simplicité du dessin, en réalité, chacune des
cellules 3 forme une diode Zener 11 '.
Un exemple d'un schéma d'un masque à utiliser pour la fabrication du dispositif semiconducteur des premier et second modes de réalisation des figures 5 et 6 est montré à la figure 7 qui comprend des premières fenêtres de diffusion 1 M pour la région de canal 4 du premier mode de réalisation ou la région de puits 1 du second mode de 8 - réalisation et des secondes fenêtres de diffusion 3 M pour les cellules 3 de l'anneau de garde des premier et second
modes de réalisation.
Les premières fenêtres de diffusion 1 M sont des ouvertures pour la région 5 de transistor à effet de champ o les cellules métal-oxydesemiconducteur de puissance doivent être agencées et sont agencées avec un intervalle prescrit X entre chaque fenêtre voisine, l'intervalle R étant choisi de manière que la résistance en circuit du
dispositif devienne minimale.
Les secondes fenêtres de diffusion 3 M sont des ouvertures pour la région 6 d'anneau de garde, et elles sont agencées avec un intervalle prescrit d entre chaque fenêtre voisine, l'intervalle Li étant plus petit que le double de la longueur de diffusion et étant choisi de manière que des parties-de cellules voisines 3 d'anneau de
garde se recouvrent.
Il faut noter que les cellules 3, la région de canal 4 et la région de puits 1 des premier et second modes de réalisation décrits ci-dessus ont des formes rectangulaires mais d'autres formes géométriques comme une forme hexagonale, une forme circulaire et d'autres peuvent
être utilisées.
Quand la diffusion a lieu en utilisant un tel masque, la distribution des impuretés a un étalement tridimensionnel, diminuant graduellement tandis que la
distance du centre de la cellule de diffusion augmente.
Pour cette raison, la tension de rupture pour la diode Zener est déterminée par le profil de concentration en direction de la profondeur au centre de la cellule En conséquence, il est nécessaire que l'intervalle d des secondes fenêtres de diffusion 3 M ait une valeur telle que la queue du profil de diffusion n'atteigne pas le centre de la cellule Avec une telle valeur pour l'intervalle d des secondes fenêtres de diffusion 3 M, les tensions de 9 - rupture de la région 5 de transistor à effet de champ et de la région 6 d'anneau de garde peuvent être exactement adaptées, et par suite la résistance aux surtensions peut être maintenue à un niveau élevé, même pour le métal-oxyde-semiconducteur de puissance fabriqué en utilisant la technique de fabrication ultrafine. Un troisième mode de réalisation d'un dispositif semiconducteur selon la présente invention sera maintenant
décrit en se référant à la figure 8.
Ce troisième mode de réalisation diffère du deuxième par le fait que chacune des cellules 3 d'anneau de garde est séparée de ses voisines par un intervalle suffisamment grand, mais est connectée à ses voisines par des régions peu profondes de diffusion de connexion 3 A. Comme dans le mode de réalisation précédent, les cellules 3 d'anneau de garde et la région de puits 1 sont en contact avec le susbtrat du type N+ à l'intérieur de la masse afin de former des diodes Zener 11 et 11 ' Il faut noter que bien que les diodes Zener 11 ' sont illustrées uniquement pour un nombre choisi de cellules d'anneau de garde 3 pour la simplicité du dessin, en réalité, chacune des cellules 3 d'anneau de garde forme une diode Zener il'. Une telle configuration peut être fabriquée, par exemple, en diffusant d'abord les cellules 3 puit en formant les régions de diffusion de connexion 3 A en utilisant l'autre masque ou bien en versant d'abord des ions pour les cellules 3 d'anneau de garde puis en versant des ions faiblement dopés pour les régions de diffusion de connexion 3 A en utilisant l'autre masque Ces méthodes présentent l'inconvénient d'augmenter les étapes de fabrication mais présentent également l'avantage de permettre de remédier au changement ou à la variation des conditions de diffusion parce que la condition requise pour l'intervalle d des cellules 3 d'anneau de garde n'est - pas aussi sévère que dans les cas des premier et second
modes de réalisation.
Cette configuration peut également être fabriquée en utilisant le schéma du masque montré àla figure 9, qui permet d'effectuer la fabrication en une seule étape En effet, en plus des premières fenêtres de diffusion 1 M pour la région de puits 1 et des secondes fenêtres de diffusion 3 M pour les cellules 3 d'anneau de garde, ce schéma du masque de la figure 9 a également des troisièmes fenêtres de diffusion 3 AM pour les régions de diffusion de connexion 3 A reliant chaque seconde fenêtre voisine de diffusion 3 M Là, il est important que la longueur d'ouverture t pour les troisièmes fenêtres de diffusion 3 AM soit plus petite que la longueur d'ouverture S pour les secondes fenêtres de diffusion 3 M de manière que la concentration en impuretés puisse être la plus faible aux troisièmes fenêtres de diffusion 3 AM et en conséquence que
la diffusion puisse être moins profonde.
Comme décrit, selon la présente invention, il est possible de prévoir un dispositif semiconducteur dans lequel les tensions de rupture de l'unité de cellule et de l'anneau de garde peuvent facilement être adaptées, et la résistance aux surtensions du dispositif peut être améliorée, en prévoyant une région d'anneau de garde comprenant un certain nombre de cellules agencées en série, dont chacune est identique à la couche de diffusion de cellule et qui sont électriquement mutuellement connectées. Il faut noter que, bien que les modes de réalisation ci-dessus aient été décrits pour le cas d'un métal-oxyde-semiconducteur de puissance, il sera apparent
de la description ci-dessus que la présente invention
s'applique également à tout dispositif semiconducteur ayant une jonction PN en tant que cellule et l'anneau de
garde entourant la cellule.
il -

Claims (3)

R E V E N D I C A T I O N S
1 Dispositif semiconducteur caractérisé en ce qu'il comprend: un substrat semiconducteur ( 101) d'un premier type de conduction; un groupe de couches de diffusion de cellule d'un second type de conduction qui est formé à l'intérieur du substrat semiconducteur et est connecté à des électrodes et une région d'anneau de garde ( 3) du second type de conduction qui entoure les couches de diffusion de cellule et est connectée auxdites électrodes, la région d'anneau de garde étant formée d'une série d'un certain nombre de cellules d'anneau de garde, chacune desdites cellules étant identique à chacune des couches de diffusion de cellule et lesdites cellules sont mutuellement
électriquement connectées.
2 Dispositif selon la revendication 1, caractérisé en ce que les cellules ( 3) d'anneau de garde sont électriquement mutuellement connectées en étant agencées avec des parties de cellules voisines se recouvrant. 3 Dispositif selon la revendication 1, caractérisé en ce que chacune des cellules d'anneau de garde ( 3) est séparée des cellules voisines et la région d'anneau de garde comprend des régions de diffusion de connexion ( 3 A) pour relier électriquement des cellules voisines. 4 Dispositif selon la revendication 3, caractérisé en ce que les régions de diffusion de connexion ( 3 A) sont moins profondes que les cellules
d'anneau de garde ( 3).
Dispositif selon la revendication 1, caractérisé en ce que les couches de diffusion de cellule 12 - et les cellules d'anneau de garde contactent le substrat
semiconducteur ( 101).
6 Dispositif selon la revendication 1, caractérisé en ce que les couches de diffusion de cellule comprennent des régions de puits ( 111) contactant le
substrat semiconducteur.
FR919100810A 1990-01-25 1991-01-24 Dispositif semiconducteur avec forte resistance aux surtensions. Expired - Lifetime FR2657463B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013613A JP2701502B2 (ja) 1990-01-25 1990-01-25 半導体装置

Publications (2)

Publication Number Publication Date
FR2657463A1 true FR2657463A1 (fr) 1991-07-26
FR2657463B1 FR2657463B1 (fr) 1992-05-15

Family

ID=11838080

Family Applications (1)

Application Number Title Priority Date Filing Date
FR919100810A Expired - Lifetime FR2657463B1 (fr) 1990-01-25 1991-01-24 Dispositif semiconducteur avec forte resistance aux surtensions.

Country Status (5)

Country Link
US (1) US5184204A (fr)
JP (1) JP2701502B2 (fr)
DE (1) DE4102192C2 (fr)
FR (1) FR2657463B1 (fr)
GB (1) GB2240427B (fr)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686750A (en) * 1991-09-27 1997-11-11 Koshiba & Partners Power semiconductor device having improved reverse recovery voltage
US5270256A (en) * 1991-11-27 1993-12-14 Intel Corporation Method of forming a guard wall to reduce delamination effects
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
EP0586716B1 (fr) * 1992-08-10 1997-10-22 Siemens Aktiengesellschaft MOSFET de puissance à stabilité d'avalanche améliorée
US5719412A (en) * 1993-04-02 1998-02-17 Nippondenso Co., Ltd Insulated gate bipolar transistor
JP3216315B2 (ja) * 1993-04-02 2001-10-09 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
US5731606A (en) * 1995-05-31 1998-03-24 Shrivastava; Ritu Reliable edge cell array design
JP3240896B2 (ja) * 1995-11-21 2001-12-25 富士電機株式会社 Ｍｏｓ型半導体素子
US5747853A (en) * 1996-08-07 1998-05-05 Megamos Corporation Semiconductor structure with controlled breakdown protection
KR19980055024A (ko) * 1996-12-27 1998-09-25 김광호 플래나 링 구조를 가지는 바이폴라 트랜지스터
DE19816448C1 (de) * 1998-04-14 1999-09-30 Siemens Ag Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
JP2007134421A (ja) * 2005-11-09 2007-05-31 Sansha Electric Mfg Co Ltd パワーｍｏｓｆｅｔ、ｉｇｂｔなどの縦型半導体装置とその製造方法
JP4412335B2 (ja) 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4683075B2 (ja) * 2008-06-10 2011-05-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5366297B2 (ja) * 2009-02-10 2013-12-11 富士電機株式会社 半導体装置
KR101148335B1 (ko) * 2009-07-23 2012-05-21 삼성전기주식회사 실리콘 반도체를 이용한 광전자 증배관 및 그 구조 셀
US9136352B2 (en) 2009-07-31 2015-09-15 Fuji Electric Co., Ltd. Manufacturing method of semiconductor apparatus and semiconductor apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0124139A2 (fr) * 1983-01-28 1984-11-07 Philips Electronics Uk Limited Dispositif semi-conducteur ayant une tension de rupture agrandie
EP0222326A2 (fr) * 1985-11-12 1987-05-20 General Electric Company Méthode de fabrication d'un dispositif semi-conducteur ayant une grille isolée
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1140822A (en) * 1967-01-26 1969-01-22 Westinghouse Brake & Signal Semi-conductor elements
FR2020370B1 (fr) * 1968-10-11 1973-11-16 Ibm
CA932072A (en) * 1970-12-23 1973-08-14 J. Kannam Peter High frequency planar transistor employing highly resistive guard ring
JPS5534582B2 (fr) * 1974-06-24 1980-09-08
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
DE3012430A1 (de) * 1980-03-31 1981-10-08 Siemens AG, 1000 Berlin und 8000 München Planare halbleiteranordnung mit erhoehter durchbruchsspannung
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
JPS58100460A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 縦形ｍｏｓ半導体装置
JPS58192369A (ja) * 1982-05-07 1983-11-09 Toshiba Corp 高耐圧プレ−ナ型半導体装置
DE3220250A1 (de) * 1982-05-28 1983-12-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit planarstruktur
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
JPS60196975A (ja) * 1984-08-24 1985-10-05 Nissan Motor Co Ltd 縦型ｍｏｓｆｅｔ
JPS5998557A (ja) * 1982-11-27 1984-06-06 Nissan Motor Co Ltd Ｍｏｓトランジスタ
JPS61158177A (ja) * 1984-12-28 1986-07-17 Toshiba Corp 半導体装置
JPS61182264A (ja) * 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
JPS63269514A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体素子の製造方法
JPS6469051A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Schottky-barrier semiconductor device
JPH01270346A (ja) * 1988-04-22 1989-10-27 Fuji Electric Co Ltd 半導体装置
JPH01295460A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Works Ltd 半導体装置
US5032878A (en) * 1990-01-02 1991-07-16 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
EP0124139A2 (fr) * 1983-01-28 1984-11-07 Philips Electronics Uk Limited Dispositif semi-conducteur ayant une tension de rupture agrandie
EP0222326A2 (fr) * 1985-11-12 1987-05-20 General Electric Company Méthode de fabrication d'un dispositif semi-conducteur ayant une grille isolée

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANS. ON ELECTRON DEVICES, vol. ED-27, no. 2, février 1980, pages 340-343, IEEE, New York, US; R.W. COEN et al.: "A high-performance planar power MOSFET" *

Also Published As

Publication number Publication date
FR2657463B1 (fr) 1992-05-15
GB2240427B (en) 1993-11-24
DE4102192C2 (de) 1996-02-29
GB9101540D0 (en) 1991-03-06
GB2240427A (en) 1991-07-31
US5184204A (en) 1993-02-02
JP2701502B2 (ja) 1998-01-21
DE4102192A1 (de) 1991-08-08
JPH03219678A (ja) 1991-09-27

Similar Documents

Publication Publication Date Title
FR2657463A1 (fr) Dispositif semiconducteur avec forte resistance aux surtensions.
EP1330836B1 (fr) Procede de realisation d'une diode schottky dans du carbure de silicium
FR2755794A1 (fr) Diode schottky de puissance pour haute tension, ayant un metal de barriere fait d'aluminium et ecarte du premier anneau diffuse
EP1111688B1 (fr) Diode schottky sur substrat de carbure de silicium
FR2776837A1 (fr) Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees
FR2572220A1 (fr) Dispositif semi-conducteur a effet de champ
EP0199424A2 (fr) Composant semiconducteur du type planar à structure d'anneaux de garde, famille de tels composants et procédé de réalisation
EP0780952B1 (fr) Composant statique et monolithique limiteur de courant et disjoncteur
EP0624943B1 (fr) Composant limiteur de courant série
EP0881687B1 (fr) Contact sur une région de type P
EP1142023B1 (fr) Structure périphérique pour dispositif monolithique de puissance
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR2803094A1 (fr) Fabrication de composants unipolaires
FR2548831A1 (fr) Procede de realisation d'au moins une couche profonde dans un dispositif a semi-conducteur
EP1186051B1 (fr) Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
EP0577531B1 (fr) Diode de protection pour composant semiconducteur vertical
EP0018862B1 (fr) Diode à avalanche de type planar à tension de claquage comprise entre 4 et 8 volts et procédé de fabrication
FR2857506A1 (fr) Diode de redressement et de protection
EP0948038B1 (fr) Procédé de fabrication d'une diode à avalanche à seuil réglable
FR2738682A1 (fr) Dispositif de protection contre des surtensions
EP0434502B1 (fr) Photosenseur hybride
FR2640429A1 (fr) Dispositif mos perfectionne
EP1290734B1 (fr) Capteur de tension d'anode d'un composant de puissance vertical et utilisation en protection de court-circuits
EP0032069B1 (fr) Procédé d'ajustement du coefficient de température d'une diode de référence et diode de référence obtenue
FR3115631A1 (fr) Composant semiconducteur de circuit intégré