JPS63269514A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS63269514A JPS63269514A JP62104987A JP10498787A JPS63269514A JP S63269514 A JPS63269514 A JP S63269514A JP 62104987 A JP62104987 A JP 62104987A JP 10498787 A JP10498787 A JP 10498787A JP S63269514 A JPS63269514 A JP S63269514A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- region
- diffusion
- mask material
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体素子の製造方法に関し、特に同一半導
体基板上に不純物の濃度に差がある複数の領域の形成を
簡単にできる半導体素子の製造方法に関するものである
。
体基板上に不純物の濃度に差がある複数の領域の形成を
簡単にできる半導体素子の製造方法に関するものである
。
同一の半導体基板上に、異なる動作を行なう半導体領域
が必要となることがしばしば起きる。集積回路の各要素
は、一般に異なる動作を行なうものである０例えば、ト
ランジスタとその保護用のダイオードを同圧半導体基板
上に形成する場合、保護機能をダイオードが果たすため
には、ダイオードの降伏電圧がトランジスタの降伏電圧
よりも低い必要がある。
が必要となることがしばしば起きる。集積回路の各要素
は、一般に異なる動作を行なうものである０例えば、ト
ランジスタとその保護用のダイオードを同圧半導体基板
上に形成する場合、保護機能をダイオードが果たすため
には、ダイオードの降伏電圧がトランジスタの降伏電圧
よりも低い必要がある。
このような半導体素子の構造として、ダイオードの拡散
深さをトランジスタよりも深くし、拡散濃度もトランジ
スタよりも濃くする方法が知られている、この方法を実
現するために、トランジスタ領域とダイオード領域を不
純物デポジション工程とドライブ工程とも別々の工程で
作成したり、あるいはデポジション工程のみを別の工程
としドライブ工程は一緒にすることが従来行なわれてい
た。
深さをトランジスタよりも深くし、拡散濃度もトランジ
スタよりも濃くする方法が知られている、この方法を実
現するために、トランジスタ領域とダイオード領域を不
純物デポジション工程とドライブ工程とも別々の工程で
作成したり、あるいはデポジション工程のみを別の工程
としドライブ工程は一緒にすることが従来行なわれてい
た。
また、別の例として、同一半導体基板に異なる電流増幅
率（ｈＦＥ）のトランジスタを作成することが望ましい
場合がある。電流増幅率（ｈＦＥ）は、ベース領域の幅
と不純物濃度で制御し得るので、この場合には、ベース
拡散の不純物濃度と深さ、あるいはエミッタ領域の深さ
を制御する製造工程を、各領域に応じて個別に設けるこ
とによって対処してきた。
率（ｈＦＥ）のトランジスタを作成することが望ましい
場合がある。電流増幅率（ｈＦＥ）は、ベース領域の幅
と不純物濃度で制御し得るので、この場合には、ベース
拡散の不純物濃度と深さ、あるいはエミッタ領域の深さ
を制御する製造工程を、各領域に応じて個別に設けるこ
とによって対処してきた。
ここで同一半導体基板上に互いに不純物濃度あるいは拡
散深さの異なる領域を形成する場合の一般的な例として
、第５図に示すように左側よりも右側が低濃度であるよ
うな拡散領域き形成を考える。
散深さの異なる領域を形成する場合の一般的な例として
、第５図に示すように左側よりも右側が低濃度であるよ
うな拡散領域き形成を考える。
第５図においてｌは半導体基板、２は絶縁膜、３は高濃
度不純物領域、４は低濃度不純物領域である。
度不純物領域、４は低濃度不純物領域である。
第６図は第５図に示す拡散領域を従来の方法で形成する
工程を示す図であり、図において第５図と同一符号は同
一部分を示し、５は不純物である。
工程を示す図であり、図において第５図と同一符号は同
一部分を示し、５は不純物である。
次に動作について説明する。
第６図（ａ）、 （ｂ）、 （Ｃ）は左側の領域につい
ての工程で、第６図（ａ）は写真製版工程によって不純
物拡散領域のマスク物質に穴をあけた状態、第６図（ｂ
ｌは不純物をデポジションした状態、第６図（Ｃ１は不
純物のドライブ拡散が終わった状態を示している。
ての工程で、第６図（ａ）は写真製版工程によって不純
物拡散領域のマスク物質に穴をあけた状態、第６図（ｂ
ｌは不純物をデポジションした状態、第６図（Ｃ１は不
純物のドライブ拡散が終わった状態を示している。
また第６図（ｄ＞、 （ｅ）、 （ｆ）に示す工程では
右側の領域について第６図（ａ）、 （ｂ）、 （Ｃ）
で行なった工程に対応した工程を繰り返している。第６
図ｔｅｌのデポジション工程では、第６図（′ｂ）の工
程よりも低濃度の不純物をデポジションし、第６図（ｆ
）のドライブ工程では形成する右側領域の深さに対応し
た時間の処理を行なうことになる。また第６図（Ｃ１で
のドライブ工程は処理時間が同じ場合は、第６図（ｆ）
の工程で兼ねることもでき、省くこともできる。
右側の領域について第６図（ａ）、 （ｂ）、 （Ｃ）
で行なった工程に対応した工程を繰り返している。第６
図ｔｅｌのデポジション工程では、第６図（′ｂ）の工
程よりも低濃度の不純物をデポジションし、第６図（ｆ
）のドライブ工程では形成する右側領域の深さに対応し
た時間の処理を行なうことになる。また第６図（Ｃ１で
のドライブ工程は処理時間が同じ場合は、第６図（ｆ）
の工程で兼ねることもでき、省くこともできる。
従来の半導体素子の製造方法は以上のように構成されて
おり、異なる濃度の不純物領域が複数必要な場合には製
造工程が著しく増加する。このような工程の増加は、拡
散工程の作業の増大のみならず写真製版工程の作業の増
大を伴うもので、製造工数の増大、製造歩留まりの低下
、そして製造費用の増大を必然的にもたらすものである
という問題点があった。
おり、異なる濃度の不純物領域が複数必要な場合には製
造工程が著しく増加する。このような工程の増加は、拡
散工程の作業の増大のみならず写真製版工程の作業の増
大を伴うもので、製造工数の増大、製造歩留まりの低下
、そして製造費用の増大を必然的にもたらすものである
という問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたものであり、同一半導体基板上に形成する異なる濃
度の不純物領域の数が増加しても拡散工程あるいは写真
製版工程の作業が増大しない半導体素子の製造方法を得
ることを目的とする。
れたものであり、同一半導体基板上に形成する異なる濃
度の不純物領域の数が増加しても拡散工程あるいは写真
製版工程の作業が増大しない半導体素子の製造方法を得
ることを目的とする。
この発明に係る半導体素子の製造方法は、半導体基板の
一生面上にマスク物質を形成する工程と、上記半導体基
板上のある領域上の上記マスク物質をすべて取り除くと
ともに別のある領域上の上記マスク物質を所定形状に残
して取り除く工程と、上記工程によってマスク物質が取
り除かれた領域上に不純物をデポジットする工程と、上
記不純物をドライブして拡散する工程とを含み、同一基
板上に一度の拡散工程で異なる濃度の不純物拡散領域を
形成するようにしたものである。
一生面上にマスク物質を形成する工程と、上記半導体基
板上のある領域上の上記マスク物質をすべて取り除くと
ともに別のある領域上の上記マスク物質を所定形状に残
して取り除く工程と、上記工程によってマスク物質が取
り除かれた領域上に不純物をデポジットする工程と、上
記不純物をドライブして拡散する工程とを含み、同一基
板上に一度の拡散工程で異なる濃度の不純物拡散領域を
形成するようにしたものである。
この発明においては、半導体基板の一生面上にマスク物
質を形成する工程と、上記半導体基板上のある領域上の
上記マスク物質をすべて取り除くとともに別のある領域
上の上記マスク物質を所定形状に残して取り除く工程と
、上記工程によってマスク物質が取り除かれた領域上に
不純物をデポジットする工程と、上記不純物をドライブ
して拡散する工程とを含み、同一基板上に一度の拡散工
程で異なる濃度の不純物拡散領域を形成するようにした
から、同一半導体基板上に形成する異なる濃度の不純物
領域の数が増加しても拡散工程あるいは写真製版工程の
作業は増大しない。
質を形成する工程と、上記半導体基板上のある領域上の
上記マスク物質をすべて取り除くとともに別のある領域
上の上記マスク物質を所定形状に残して取り除く工程と
、上記工程によってマスク物質が取り除かれた領域上に
不純物をデポジットする工程と、上記不純物をドライブ
して拡散する工程とを含み、同一基板上に一度の拡散工
程で異なる濃度の不純物拡散領域を形成するようにした
から、同一半導体基板上に形成する異なる濃度の不純物
領域の数が増加しても拡散工程あるいは写真製版工程の
作業は増大しない。
以下、この発明の一実施例を図について説明する、第１
図（ａ）、 （ｂ）、 （Ｃ）本発明の一実施例による
半導体素子の製造方法を示す図であり、図において第６
図と同一符号は同一部分であり、２′は残留マスク物質
である。ここで第１図（ａ）、 （ｂ）、 （Ｃ）の工
程はそれぞれ第６図（ａ）、 （ｂ）、 （Ｃ）の工程
に対応しているものである。
図（ａ）、 （ｂ）、 （Ｃ）本発明の一実施例による
半導体素子の製造方法を示す図であり、図において第６
図と同一符号は同一部分であり、２′は残留マスク物質
である。ここで第１図（ａ）、 （ｂ）、 （Ｃ）の工
程はそれぞれ第６図（ａ）、 （ｂ）、 （Ｃ）の工程
に対応しているものである。
また第２図は第１図（ａ）の工程での上部平面図であり
、斜線部はマスク物質の開口部を示している。
、斜線部はマスク物質の開口部を示している。
また第３図は第２図の右側領域Ｘ−Ｘの断面拡大図であ
り、第３図（ａ）は第１図中）工程に、第３図（ｂ）は
第１図（Ｃ）工程に対応した状態を示している。
り、第３図（ａ）は第１図中）工程に、第３図（ｂ）は
第１図（Ｃ）工程に対応した状態を示している。
次に動作について説明する。
第１図（ａ）の工程において、右側の低濃度不純物領域
を形成する部分のマスク物質を図に示すように部分的に
残す、第１図中）の不純物をデポジションした状態では
、右側の不純物領域５は第３図（ａ）に示すように離散
的であるが、第１図（Ｃ）の不純物ドライブ工程が終わ
った状態では、不純物の横方向の拡散により互°いの不
純物拡散領域が繋がり第３図（ｂ）に示すように一つの
拡散領域４が形成される。
を形成する部分のマスク物質を図に示すように部分的に
残す、第１図中）の不純物をデポジションした状態では
、右側の不純物領域５は第３図（ａ）に示すように離散
的であるが、第１図（Ｃ）の不純物ドライブ工程が終わ
った状態では、不純物の横方向の拡散により互°いの不
純物拡散領域が繋がり第３図（ｂ）に示すように一つの
拡散領域４が形成される。
右側の領域に導入される単位面積あたりの不純物の平均
値は、左側の領域のその値に対して（開口部／（開ロ部
十残留マスク物質部））倍の小さい値となり、この右側
の領域４は左側の領域３と異なった半導体領域として機
能し得ることになる。
値は、左側の領域のその値に対して（開口部／（開ロ部
十残留マスク物質部））倍の小さい値となり、この右側
の領域４は左側の領域３と異なった半導体領域として機
能し得ることになる。
ところでこのようにして形成された低濃度不純物領域４
は、接合が完全な平面ではなく凹凸があり、領域内の横
方向の拡散濃度も均一でない、また、拡散深さも通常の
形成方法に較べてわずかであるが浅い、これらの不均一
さは残留マスク物質２”の幅と、拡散深さとの兼ね合い
に大きく影響されるものである。残留マスク物質２′の
幅を狭くして開口部とマスク部の繰り返しの周期を短（
すれば、この不均一さは低減できる０例えば、拡散深さ
が２５μｍの電力用トランジスタで、開口部とマスク部
を５μｍとして作成した場合には、破壊耐量を含めてな
んら劣性特性を示さなかった。
は、接合が完全な平面ではなく凹凸があり、領域内の横
方向の拡散濃度も均一でない、また、拡散深さも通常の
形成方法に較べてわずかであるが浅い、これらの不均一
さは残留マスク物質２”の幅と、拡散深さとの兼ね合い
に大きく影響されるものである。残留マスク物質２′の
幅を狭くして開口部とマスク部の繰り返しの周期を短（
すれば、この不均一さは低減できる０例えば、拡散深さ
が２５μｍの電力用トランジスタで、開口部とマスク部
を５μｍとして作成した場合には、破壊耐量を含めてな
んら劣性特性を示さなかった。
以上のように本実施例では、半導体基板上のある領域上
の上記マスク物質をすべて取り除くとともに別のある領
域上の上記マスク物質を所定形状に残して取り除いて選
択拡散を行うようにしたから一度の拡散工程で複数の異
なる濃度の不純物拡散領域を形成できるため、半導体素
子の生産性向上に大きな効果がある。
の上記マスク物質をすべて取り除くとともに別のある領
域上の上記マスク物質を所定形状に残して取り除いて選
択拡散を行うようにしたから一度の拡散工程で複数の異
なる濃度の不純物拡散領域を形成できるため、半導体素
子の生産性向上に大きな効果がある。
なお、本発明は集積化された一般的な半導体素子に適応
し得るが、パターンの微細化は、一般に大幅な製造費用
の増大をもたらすものであり、本発明は基本的に製造方
法の簡素化を目的とするものであるので、本発明は拡散
深さが深い電力用の半導体素子とか、不純物領域の不均
一さがさほど問題にならない半導体素子に適用すること
が特に有効である。
し得るが、パターンの微細化は、一般に大幅な製造費用
の増大をもたらすものであり、本発明は基本的に製造方
法の簡素化を目的とするものであるので、本発明は拡散
深さが深い電力用の半導体素子とか、不純物領域の不均
一さがさほど問題にならない半導体素子に適用すること
が特に有効である。
また、上記実施例では高低二種類の濃度の不純物領域を
形成するものについて述べたが、本発明は三種類以上の
不純物領域の形成にも適用できることはいうまでもなく
、この場合写真製版に使用するマスクを適宜作成するこ
とによって容易に可能となることは明らかである。
形成するものについて述べたが、本発明は三種類以上の
不純物領域の形成にも適用できることはいうまでもなく
、この場合写真製版に使用するマスクを適宜作成するこ
とによって容易に可能となることは明らかである。
また、上記実施例では残留マスク部の形状が細いストラ
イプ状であるものについて述べたが、これはこの形状に
限るものではなく、例えば第４図に示すように格子状に
残留マスク部を形成しそも、あるいは逆に格子状に開口
部を形成してもよく、上記実施例と同様の効果を奏する
。
イプ状であるものについて述べたが、これはこの形状に
限るものではなく、例えば第４図に示すように格子状に
残留マスク部を形成しそも、あるいは逆に格子状に開口
部を形成してもよく、上記実施例と同様の効果を奏する
。
また、上記実施例ではマスク物質として基板上の酸化絶
縁膜を用いるものを示したが、マスク物質としてはイオ
ン注入に対するレジストを用いてもよく上記実施例と同
様の効果を奏する。
縁膜を用いるものを示したが、マスク物質としてはイオ
ン注入に対するレジストを用いてもよく上記実施例と同
様の効果を奏する。
〔発明の効果］
以上のように、この発明によれば半導体素子の製造方法
において、半導体基板の一生面上にマスク物質を形成す
る工程と、上記半導体基板上のある領域上の上記マスク
物質をすべて取り除くとともに別のある領域上の上記マ
スク物質を所定形状に残して取り除く工程と、上記工程
によってマスク物質が取り除かれた領域上に不純物をデ
ポジットする工程と、上記不純物をドライブして拡散す
る工程とを含み、同一基板上に一度の拡散工程で
′異なる濃度の不純物拡散領域を形成するようにした
から、同一半導体基板−ヒに形成する異なる濃度の不純
物領域の数が増加しても拡散工程あるいは写真製版工程
の作業は増大しないため、半導体素子の生産性向上に大
きな効果がある。
において、半導体基板の一生面上にマスク物質を形成す
る工程と、上記半導体基板上のある領域上の上記マスク
物質をすべて取り除くとともに別のある領域上の上記マ
スク物質を所定形状に残して取り除く工程と、上記工程
によってマスク物質が取り除かれた領域上に不純物をデ
ポジットする工程と、上記不純物をドライブして拡散す
る工程とを含み、同一基板上に一度の拡散工程で
′異なる濃度の不純物拡散領域を形成するようにした
から、同一半導体基板−ヒに形成する異なる濃度の不純
物領域の数が増加しても拡散工程あるいは写真製版工程
の作業は増大しないため、半導体素子の生産性向上に大
きな効果がある。
第１図はこの発明の一実施例による半導体素子の製造方
法を示す図、第２図は本発明の一工程における半導体素
子の上面図、第３図は第１図の実施例の低濃度不純物領
域の拡大断面図、第４図は本発明の他の実施例を示す上
面図、第５図は同一半導体基板上に異なる不純物濃度の
半導体領域を有する半導体素子の一例を示す図、第６図
は従来の半導体素子の製造方法を示す図である。 １は半導体基板、２は絶縁膜、２゛は残留マスク物質、
３は高濃度不純物領域、４は低濃度不純物領域、５は不
純物。
法を示す図、第２図は本発明の一工程における半導体素
子の上面図、第３図は第１図の実施例の低濃度不純物領
域の拡大断面図、第４図は本発明の他の実施例を示す上
面図、第５図は同一半導体基板上に異なる不純物濃度の
半導体領域を有する半導体素子の一例を示す図、第６図
は従来の半導体素子の製造方法を示す図である。 １は半導体基板、２は絶縁膜、２゛は残留マスク物質、
３は高濃度不純物領域、４は低濃度不純物領域、５は不
純物。
Claims (3)
- （１）半導体基板の一主面上にマスク物質を形成する工
程と、 上記半導体基板上のある領域上の上記マスク物質をすべ
て取り除くとともに別のある領域上の上記マスク物質を
所定形状に残して取り除く工程と、上記工程によってマ
スク物質が取り除かれた領域上に不純物をデポジットす
る工程と、 上記不純物をドライブして拡散する工程とを含み、同一
基板上に一度の拡散工程で異なる濃度の不純物拡散領域
を形成することを特徴とする半導体素子の製造方法。 - （２）上記所定形状は、上記別のある領域上に並ぶ帯状
集合体形状あるいは点状集合体形状であることを特徴と
する特許請求の範囲第１項記載の半導体素子の製造方法
。 - （３）上記所定形状は網目状形状であることを特徴とす
る特許請求の範囲第１項記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104987A JPS63269514A (ja) | 1987-04-27 | 1987-04-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104987A JPS63269514A (ja) | 1987-04-27 | 1987-04-27 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63269514A true JPS63269514A (ja) | 1988-11-07 |
Family
ID=14395443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62104987A Pending JPS63269514A (ja) | 1987-04-27 | 1987-04-27 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63269514A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03219678A (ja) * | 1990-01-25 | 1991-09-27 | Nissan Motor Co Ltd | 半導体装置 |
| JP2003152095A (ja) * | 2001-11-19 | 2003-05-23 | Fuji Electric Co Ltd | 高耐圧ｉｃおよびその製造方法 |
| JP2005317662A (ja) * | 2004-04-27 | 2005-11-10 | Denso Corp | 半導体装置およびその製造方法 |
| JP2010245242A (ja) * | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | 半導体レーザ装置、半導体レーザ装置の製造方法、および不純物拡散方法 |
| JP4686920B2 (ja) * | 2001-07-17 | 2011-05-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPWO2014013618A1 (ja) * | 2012-07-20 | 2016-06-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57122570A (en) * | 1981-01-22 | 1982-07-30 | Pioneer Electronic Corp | Forming method for impurity region in semiconductor |
| JPS60153117A (ja) * | 1984-01-20 | 1985-08-12 | Matsushita Electronics Corp | 不純物の拡散方法 |
-
1987
- 1987-04-27 JP JP62104987A patent/JPS63269514A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57122570A (en) * | 1981-01-22 | 1982-07-30 | Pioneer Electronic Corp | Forming method for impurity region in semiconductor |
| JPS60153117A (ja) * | 1984-01-20 | 1985-08-12 | Matsushita Electronics Corp | 不純物の拡散方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03219678A (ja) * | 1990-01-25 | 1991-09-27 | Nissan Motor Co Ltd | 半導体装置 |
| JP2701502B2 (ja) * | 1990-01-25 | 1998-01-21 | 日産自動車株式会社 | 半導体装置 |
| JP4686920B2 (ja) * | 2001-07-17 | 2011-05-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2003152095A (ja) * | 2001-11-19 | 2003-05-23 | Fuji Electric Co Ltd | 高耐圧ｉｃおよびその製造方法 |
| JP2005317662A (ja) * | 2004-04-27 | 2005-11-10 | Denso Corp | 半導体装置およびその製造方法 |
| JP2010245242A (ja) * | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | 半導体レーザ装置、半導体レーザ装置の製造方法、および不純物拡散方法 |
| JPWO2014013618A1 (ja) * | 2012-07-20 | 2016-06-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290831A (en) | Method of fabricating surface contacts for buried layer into dielectric isolated islands | |
| JPS5933860A (ja) | 半導体装置およびその製造方法 | |
| JPS63269514A (ja) | 半導体素子の製造方法 | |
| DE60127052T2 (de) | Herstellungsverfahren einer integrierten Halbleiterschaltung | |
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| US4030954A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH0548957B2 (ja) | ||
| US3716425A (en) | Method of making semiconductor devices through overlapping diffusions | |
| JP3325692B2 (ja) | 半導体装置の製造方法 | |
| US3800195A (en) | Method of making semiconductor devices through overlapping diffusions | |
| US3840412A (en) | Method of making semiconductor devices through overlapping diffusions | |
| JPH03232237A (ja) | 半導体装置の製造方法 | |
| JPS63129618A (ja) | 半導体装置の製造方法 | |
| JPS6167266A (ja) | 半導体装置の製造方法 | |
| JP2000232111A (ja) | 半導体装置の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPH01187967A (ja) | 半導体装置 | |
| KR19990015385A (ko) | 반도체 장치의 트리플 웰 형성 방법 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPH05211293A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06326115A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0774351A (ja) | 半導体装置 | |
| JPS63111667A (ja) | 半導体装置の製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 |