JP2005317662A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005317662A JP2005317662A JP2004131778A JP2004131778A JP2005317662A JP 2005317662 A JP2005317662 A JP 2005317662A JP 2004131778 A JP2004131778 A JP 2004131778A JP 2004131778 A JP2004131778 A JP 2004131778A JP 2005317662 A JP2005317662 A JP 2005317662A
- Authority
- JP
- Japan
- Prior art keywords
- base
- conductivity type
- transistor
- type impurity
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【解決手段】複数のIIL素子31の其々が、半導体基板の表面から埋め込み拡散層41に達する高濃度のn導電型不純物を含有するn+拡散領域50で取り囲まれてなり、IIL素子31を構成する横型のpnpトランジスタ32におけるエミッタ32Eとコレクタ32Cに挟まれたベース32Bの領域に、n+拡散領域50が突き出されてなる半導体装置30とする。
【選択図】 図1
Description
(数式1) Deff =Ic/Ib=βup(1−αr)/(1+2αsb)
ここで、αrは、IIL素子11のpnpトランジスタの逆方向電流増幅率である。βupは、IIL素子11におけるnpnトランジスタの逆方向電流増幅率である。これらは、図7(a),(b)に示すIIL素子11のコレクタ領域21とベース領域20との面積比、及びインジェクタ領域19とベース領域20との間隔を設定することにより設定される。例えば、コレクタ領域21とベース領域20との面積比を10%と設定し、インジェクタ領域19とベース領域20との間隔を11μmと設定することにより、逆方向電流増幅率βupは約20、逆方向電流増幅率αr は約0.7となる。また、αsbは、IIL素子11のベース11BとIIL素子12及び13のベース12B及び13Bとの間に存在する、2つの寄生pnpトランジスタの順方向電流増幅率である。
(第1の実施形態)
図1(a),(b)に、第1実施形態における本発明の半導体装置30を示す。半導体装置30は、複数のIIL素子と高耐圧バイポーラトランジスタとが同じ半導体基板に形成されてなる半導体装置である。図1(a)は、半導体装置30を構成する1つのIIL素子31を、Y方向で半分にカットして示した斜視図である。半導体装置30を構成する複数のIIL素子は、図1(a)に示す構造のIIL素子31が基板面内においてX方向およびY方向に隣接して繰り返し配置されるもので、この複数のIIL素子により半導体装置30の論理回路部が形成される。また、半導体装置30を構成する高耐圧バイポーラトランジスタは、周知の構造を有するもので、同じ半導体基板40における複数のIIL素子とは別位置に形成される(図示省略)。尚、図5〜8の場合と同様にして、以下では、各素子のインジェクタ(I),ベース(B),コレクタ(C)及びエミッタ(E)を表すのに、各素子の符号に、I,B,C及びEを付して示す。また、インジェクタ(I),ベース(B),コレクタ(C)及びエミッタ(E)内にある細線は、不純物の濃度分布を示す等濃度線である。
(第2の実施形態)
第1実施形態の半導体装置は、素子を分離するn+拡散領域をIIL素子におけるpnpトランジスタのベース領域に突き出し形成して、必要な実効駆動能力Deffの値を確保した半導体装置であった。本実施形態の半導体装置では、IIL素子におけるnpnトランジスタのベース領域における不純物濃度が所定の繰り返しパターン分布を持つように制御して、必要な実効駆動能力Deffの値を確保する。
1,11〜13,31,61 IIL素子
2,32,62 (横型の)pnpトランジスタ
3,33,63 (縦型の)npnトランジスタ
16,40 シリコン(Si)基板
17,41 埋め込み拡散層
18,42 エピタキシャル層
43,44,70 p導電型不純物拡散領域
45 n導電型不純物拡散領域
22,50 n+拡散領域(高濃度n型領域)
50t n+拡散領域突き出し部
63Bt 不純物濃度の低い領域
M70 イオン注入マスク
Claims (9)
- 複数のIIL素子が、半導体基板に形成されてなる半導体装置であって、
前記IIL素子が、
横型のpnpトランジスタのコレクタと縦型のnpnトランジスタのベースとが接続されてなり、
前記pnpトランジスタのベースと前記npnトランジスタのエミッタとが接地されてなり、
前記半導体基板が、
高濃度のn導電型不純物を含有する埋め込み拡散層と、
当該埋め込み拡散層上に形成され、低濃度のn導電型不純物を含有するエピタキシャル層とを有し、
前記pnpトランジスタが、前記エピタキシャル層をベースとし、前記エピタキシャル層の表層部に離間して形成される2つのp導電型不純物拡散領域をエミッタおよびコレクタとし、
前記npnトランジスタが、前記pnpトランジスタのコレクタであるp導電型不純物拡散領域をベースとし、前記エピタキシャル層をエミッタとし、前記ベースであるp導電型不純物拡散領域の表層部に形成されるn導電型不純物拡散領域をコレクタとし、
前記複数のIIL素子の其々が、前記半導体基板の基板面内において、前記半導体基板の表面から前記埋め込み拡散層に達する高濃度のn導電型不純物を含有するn+拡散領域で取り囲まれてなり、
前記半導体基板の基板面内において、前記pnpトランジスタにおけるエミッタとコレクタに挟まれたベース領域に、前記n+拡散領域が突き出されてなることを特徴とする半導体装置。 - バイポーラトランジスタが、前記半導体基板におけるIIL素子と別位置に形成されてなり、
前記バイポーラトランジスタが、npnトランジスタであり、
前記バイポーラトランジスタのベースが、前記エピタキシャル層の表層部に形成されるp導電型不純物拡散領域であり、
前記バイポーラトランジスタのベースと、前記IIL素子におけるnpnトランジスタのベースとが、同じ不純物濃度で形成されてなることを特徴とする請求項1に記載の半導体装置。 - 複数のIIL素子とバイポーラトランジスタとが、同じ半導体基板に形成されてなる半導体装置の製造方法であって、
前記IIL素子が、
横型のpnpトランジスタのコレクタと縦型のnpnトランジスタのベースとが接続されてなり、
前記pnpトランジスタのベースと前記npnトランジスタのエミッタとが接地されてなり、
前記半導体基板が、
高濃度のn導電型不純物を含有する埋め込み拡散層と、
当該埋め込み拡散層上に形成され、低濃度のn導電型不純物を含有するエピタキシャル層とを有し、
前記pnpトランジスタが、前記エピタキシャル層をベースとし、前記エピタキシャル層の表層部に離間して形成される2つのp導電型不純物拡散領域をエミッタおよびコレクタとし、
前記npnトランジスタが、前記pnpトランジスタのコレクタであるp導電型不純物拡散領域をベースとし、前記エピタキシャル層をエミッタとし、前記ベースであるp導電型不純物拡散領域の表層部に形成されるn導電型不純物拡散領域をコレクタとし、
前記複数のIIL素子の其々が、前記半導体基板の基板面内において、前記半導体基板の表面から前記埋め込み拡散層に達する高濃度のn導電型不純物を含有するn+拡散領域で取り囲まれてなり、
前記半導体基板の基板面内において、前記pnpトランジスタにおけるエミッタとコレクタに挟まれたベース領域に、前記n+拡散領域が突き出されてなり、
前記バイポーラトランジスタが、npnトランジスタであり、
前記バイポーラトランジスタのベースが、前記エピタキシャル層の表層部に形成されるp導電型不純物拡散領域であり、
前記バイポーラトランジスタのベースと、前記IIL素子におけるnpnトランジスタのベースとを、同じイオン注入工程により同時に形成することを特徴とする半導体装置の製造方法。 - 複数のIIL素子が、半導体基板に形成されてなる半導体装置であって、
前記IIL素子が、
横型のpnpトランジスタのコレクタと縦型のnpnトランジスタのベースとが接続されてなり、
前記pnpトランジスタのベースと前記npnトランジスタのエミッタとが接地されてなり、
前記半導体基板が、
高濃度のn導電型不純物を含有する埋め込み拡散層と、
当該埋め込み拡散層上に形成され、低濃度のn導電型不純物を含有するエピタキシャル層とを有し、
前記pnpトランジスタが、前記エピタキシャル層をベースとし、前記エピタキシャル層の表層部に離間して形成される2つのp導電型不純物拡散領域をエミッタおよびコレクタとし、
前記npnトランジスタが、前記pnpトランジスタのコレクタであるp導電型不純物拡散領域をベースとし、前記エピタキシャル層をエミッタとし、前記ベースであるp導電型不純物拡散領域の表層部に形成されるn導電型不純物拡散領域をコレクタとし、
前記ベースであるp導電型不純物拡散領域の不純物濃度が、前記npnトランジスタにおけるエミッタとコレクタに挟まれた前記半導体基板の基板面内において、高濃度と低濃度の繰り返しパターン分布を有することを特徴とする半導体装置。 - 前記繰り返しパターン分布が、ストライプ状であることを特徴とする請求項4に記載の半導体装置。
- 前記繰り返しパターン分布が、格子状であることを特徴とする請求項4に記載の半導体装置。
- 複数のIIL素子とバイポーラトランジスタとが、同じ半導体基板に形成されてなる半導体装置の製造方法であって、
前記IIL素子が、
横型のpnpトランジスタのコレクタと縦型のnpnトランジスタのベースとが接続されてなり、
前記pnpトランジスタのベースと前記npnトランジスタのエミッタとが接地されてなり、
前記半導体基板が、
高濃度のn導電型不純物を含有する埋め込み拡散層と、
当該埋め込み拡散層上に形成され、低濃度のn導電型不純物を含有するエピタキシャル層とを有し、
前記pnpトランジスタが、前記エピタキシャル層をベースとし、前記エピタキシャル層の表層部に離間して形成される2つのp導電型不純物拡散領域をエミッタおよびコレクタとし、
前記npnトランジスタが、前記pnpトランジスタのコレクタであるp導電型不純物拡散領域をベースとし、前記エピタキシャル層をエミッタとし、前記ベースであるp導電型不純物拡散領域の表層部に形成されるn導電型不純物拡散領域をコレクタとし、
前記バイポーラトランジスタが、npnトランジスタであり、
前記バイポーラトランジスタのベースが、前記エピタキシャル層の表層部に形成されるp導電型不純物拡散領域であり、
前記IIL素子におけるnpnトランジスタのベース領域に、繰り返しパターンを有するイオン注入マスクを配置して、
前記バイポーラトランジスタのベースと、前記IIL素子におけるnpnトランジスタのベースとを、同じイオン注入工程により同時に形成することを特徴とする半導体装置の製造方法。 - 前記繰り返しパターンが、ストライプ状であることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記繰り返しパターンが、格子状であることを特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004131778A JP4815754B2 (ja) | 2004-04-27 | 2004-04-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004131778A JP4815754B2 (ja) | 2004-04-27 | 2004-04-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317662A true JP2005317662A (ja) | 2005-11-10 |
JP4815754B2 JP4815754B2 (ja) | 2011-11-16 |
Family
ID=35444783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004131778A Expired - Fee Related JP4815754B2 (ja) | 2004-04-27 | 2004-04-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4815754B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218442A (ja) * | 2008-03-11 | 2009-09-24 | Tanaka Electronics Ind Co Ltd | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931054A (ja) * | 1982-08-13 | 1984-02-18 | Hitachi Ltd | 半導体集積回路装置 |
JPS63269514A (ja) * | 1987-04-27 | 1988-11-07 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
JPH08102494A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体集積回路およびその製造方法 |
JPH09289256A (ja) * | 1996-04-24 | 1997-11-04 | Denso Corp | 半導体装置の設計方法 |
-
2004
- 2004-04-27 JP JP2004131778A patent/JP4815754B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931054A (ja) * | 1982-08-13 | 1984-02-18 | Hitachi Ltd | 半導体集積回路装置 |
JPS63269514A (ja) * | 1987-04-27 | 1988-11-07 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
JPH08102494A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 半導体集積回路およびその製造方法 |
JPH09289256A (ja) * | 1996-04-24 | 1997-11-04 | Denso Corp | 半導体装置の設計方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218442A (ja) * | 2008-03-11 | 2009-09-24 | Tanaka Electronics Ind Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4815754B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101062590B1 (ko) | 바이폴라 접합 트랜지스터 및 그 형성 방법 | |
JP5031985B2 (ja) | 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス | |
KR100660078B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100872272B1 (ko) | 반도체 장치 | |
KR101444081B1 (ko) | 종형 트렌치 igbt 및 그 제조방법 | |
US6716709B1 (en) | Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps | |
JP4815754B2 (ja) | 半導体装置 | |
JP2006186134A (ja) | 半導体装置 | |
US7323750B2 (en) | Bipolar transistor and semiconductor device using same | |
CN108807515B (zh) | 双极性晶体管 | |
JP4197660B2 (ja) | Mosトランジスタおよびこれを備えた半導体集積回路装置 | |
US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
US6982473B2 (en) | Bipolar transistor | |
US7253498B2 (en) | Bipolar transistor with geometry optimized for device performance, and method of making same | |
JPH0478163A (ja) | 半導体装置 | |
US10797132B2 (en) | Heterojunction bipolar transistor fabrication using resist mask edge effects | |
JPH02276271A (ja) | バイポーラ・cmos半導体装置及びその製造方法 | |
KR20090011413A (ko) | 반도체 소자와 그의 제조방법 | |
JPS63136660A (ja) | 半導体装置とその製造法 | |
JP2010153634A (ja) | 半導体装置及びその製造方法 | |
KR20060010665A (ko) | 종방향 트랜지스터 | |
JP2003031583A (ja) | バイポーラトランジスタ | |
JPH0439788B2 (ja) | ||
JP2005079180A (ja) | 半導体装置およびその製造方法 | |
JPH04306839A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |