JP4197660B2 - Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置 - Google Patents

Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置 Download PDF

Info

Publication number
JP4197660B2
JP4197660B2 JP2004136572A JP2004136572A JP4197660B2 JP 4197660 B2 JP4197660 B2 JP 4197660B2 JP 2004136572 A JP2004136572 A JP 2004136572A JP 2004136572 A JP2004136572 A JP 2004136572A JP 4197660 B2 JP4197660 B2 JP 4197660B2
Authority
JP
Japan
Prior art keywords
region
type
conductivity type
emitter
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004136572A
Other languages
English (en)
Other versions
JP2005317874A (ja
Inventor
正広 櫻木
雅彦 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004136572A priority Critical patent/JP4197660B2/ja
Priority to CNB2005100677696A priority patent/CN100487914C/zh
Priority to US11/116,357 priority patent/US7521747B2/en
Priority to KR1020050035914A priority patent/KR101119859B1/ko
Priority to TW094113949A priority patent/TWI368323B/zh
Publication of JP2005317874A publication Critical patent/JP2005317874A/ja
Application granted granted Critical
Publication of JP4197660B2 publication Critical patent/JP4197660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/04—Leading of conductors or axles through casings, e.g. for tap-changing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/08—Cooling; Ventilating
    • H01F27/10—Liquid cooling
    • H01F27/12—Oil cooling
    • H01F27/14—Expansion chambers; Oil conservators; Gas cushions; Arrangements for purifying, drying, or filling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、静電保護機能を有するＭＯＳトランジスタおよびこれを備えた半導体集積回路装置に関する。
集積回路（ＩＣ）の入出力回路には、入力端子または出力端子に印加される静電気サージによる静電破壊を防止するために、静電保護機能を有するＭＯＳトランジスタが用いられる。
図６は、静電保護機能を有するＮＭＯＳトランジスタの構造を図解的に示す断面図である。また、図７は、図６に示すＮＭＯＳトランジスタの等価回路図である。
図６に示すＮＭＯＳトランジスタは、本願出願人が先に出願した特願２００２−３７０５２５において従来技術として取り上げたものであって、Ｐ型半導体基板６１の表面上に形成されたフィールド酸化膜６２によって素子分離されており、Ｐ型半導体基板６１の表層部に、Ｎ+型（高濃度Ｎ型）ドレイン領域６３と、このＮ+型ドレイン領域６３と所定の間隔を空けて、Ｎ+型ドレイン領域６３の周囲を取り囲む環状のＮ+型ソース領域６４と、Ｎ+型ドレイン領域６３の外周に隣接して、Ｎ+型ドレイン領域６３を取り囲む環状のＮ-型（低濃度Ｎ型）不純物領域６５と、Ｎ+型ソース領域６４の外周に隣接して、Ｎ+型ソース領域６４を取り囲む環状のＰ+型（高濃度Ｐ型）不純物領域６６とが形成されている。また、Ｎ-型不純物領域６５上に、ＬＯＣＯＳ６７が形成され、Ｎ+型ソース領域６４とＮ-型不純物領域６５との間のチャネル領域上には、そのＬＯＣＯＳ６７に内周部を乗り上げた状態にゲート酸化膜６８が形成されている。そして、ゲート酸化膜６８上に、ゲート電極６９が形成され、Ｎ+型ドレイン領域６３、Ｎ+型ソース領域６４およびＰ+型不純物領域６６に、それぞれドレイン電極、ソース電極およびバックゲート電極が接続されている。
このような構造では、Ｐ型半導体基板６１およびＮ-型不純物領域６５に、それぞれ寄生抵抗成分７１，７２が生じる。また、Ｎ-型不純物領域６５、Ｐ型半導体基板６１およびＮ+型ソース領域６４によって、これらをそれぞれコレクタ、ベースおよびエミッタとするＮＰＮ型の寄生トランジスタ７３が形成される。さらに、Ｐ型半導体基板６１とＮ+型ドレイン領域６３とのＰＮ接合によって、寄生ダイオード７４が形成される。
特許３２０４１６８号公報
たとえば、図６に示すＮＭＯＳトランジスタが出力回路に用いられる場合、ゲート電極６９が内部回路に接続され、ドレイン電極に出力端子が接続されて、ソース電極およびバックゲート電極が接地される。この場合に、ＮＭＯＳトランジスタがオフの状態で、出力端子に印加される負の静電気サージは、寄生ダイオード７４を通して逃がされる。ところが、出力端子に正の静電気サージが印加されても、ＮＭＯＳトランジスタおよび寄生トランジスタ７３はオフのままであり、その正の静電気サージを逃がすルートがないため、ＮＭＯＳトランジスタの静電耐圧を超える静電気サージが出力端子（ドレイン電極）に印加されると、ＮＭＯＳトランジスタのドレイン−ゲート間またはドレイン−ソース間が破壊される。
そこで、この発明の目的は、寄生ダイオードを通して逃がすことのできない静電気サージによる静電破壊を防止できる構造のＭＯＳトランジスタおよびこれを入出力回路に備えた半導体集積回路装置を提供することである。
上記の目的を達成するための請求項１記載の発明は、第１導電型領域（１）と、この第１導電型領域の表層部に形成された第２導電型ドレイン領域（２）と、上記第１導電型領域の表層部において上記第２導電型ドレイン領域との間にチャネル領域を隔てて形成された第２導電型ソース領域（３）と、上記チャネル領域上に形成されたゲート電極（６）と、平面視において上記第２導電型ドレイン領域の内側に形成された第２導電型ベース領域（７）と、この第２導電型ベース領域内の表層部において所定方向に互いに間隔を空けて形成された複数の第１導電型エミッタ領域（８）と、互いに隣り合う第１導電型エミッタ領域と当該第１導電型エミッタ領域間の上記第２導電型ドレイン領域とに跨って接続されたドレインコンタクト（９）とを含み、上記第２導電型ベース領域は、上記第２導電型ドレイン領域よりも第２導電型不純物の濃度が低く、上記チャネル領域に対して間隔を空けて、上記第２導電型ドレイン領域よりも深く掘り下がって形成されていることを特徴とするＭＯＳトランジスタである。
なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、第１導電型エミッタ領域、第２導電型ベース領域および第１導電型領域において、これらの領域をそれぞれエミッタ、ベースおよびコレクタとする縦型トランジスタ（１１）が形成される。また、第２導電型ドレイン領域、第１導電型領域および第２導電型ソース領域において、これらの領域をそれぞれコレクタ、ベースおよびエミッタとする寄生トランジスタ（１２）が形成される。さらに、第２導電型ドレイン領域において、縦型トランジスタのエミッタ−ベース間抵抗となる寄生抵抗成分（１３）が生じ、第１導電型領域において、寄生トランジスタのエミッタ−ベース間抵抗となる寄生抵抗成分（１４）が生じる。
ドレインコンタクトに正／負の静電気サージ（ＮＭＯＳトランジスタの場合には正の静電気サージ、ＰＭＯＳトランジスタの場合には負の静電気サージ）が印加されると、寄生抵抗成分を有する第２導電型ドレイン領域をゲート電極に向けて電流が流れ、これによって、縦型トランジスタのエミッタ−ベース間に電位差が生じる。そして、このエミッタ−ベース間の電位差（ＶEB）が所定値（ＶF）以上であれば、縦型トランジスタが導通状態になり、その結果、寄生トランジスタが導通状態になって、出力端子に印加される静電気サージを逃がすことができる。
縦型トランジスタのエミッタ−ベース間に生じる電位差は、第２導電型ドレイン領域に生じる寄生抵抗成分（縦型トランジスタのエミッタ−ベース間抵抗となる寄生抵抗成分）の抵抗値によって制御できる。したがって、その寄生抵抗成分が適当な抵抗値を有していれば、ドレインコンタクトに静電気サージが印加されたときに、縦型トランジスタを確実に導通状態にすることができ、ＭＯＳトランジスタのドレイン−ゲート間またはドレイン−ソース間の破壊を回避することができる。
また、第２導電型ドレイン領域に生じる寄生抵抗成分の抵抗値は、第２導電型ドレイン領域の第２導電型不純物濃度、互いに隣り合う第１導電型エミッタ領域間の間隔（Ｗ）、およびドレインコンタクトと第１導電型エミッタ領域の上記所定方向に直交する方向の端縁との幅（Ｌ）の各パラメータによって決まるので、それらのパラメータを適当に設定することによって、ドレインコンタクトに静電気サージが印加されたときに、縦型トランジスタのエミッタ−ベース間に所定値以上の電位差を生じさせることができ、縦型トランジスタを確実に導通状態にすることができる。
たとえば、上記ドレインコンタクトに静電気サージが印加されたときに、当該ドレインコンタクトが接続された上記第１導電型エミッタ領域と上記第２導電型ベース領域との間に所定値以上の電位差が生じるように、第２導電型ドレイン領域における第２導電型不純物の濃度を制御することにより、縦型トランジスタを確実に導通状態にすることができる。
また、上記複数の第１導電型エミッタ領域間の間隔が、上記ドレインコンタクトに静電気サージが印加されたときに、当該ドレインコンタクトが接続された上記第１導電型エミッタ領域と上記第２導電型ベース領域との間に所定値以上の電位差が生じるように設定されることによっても、縦型トランジスタを確実に導通状態にすることができる。
さらには、上記ドレインコンタクトと上記第１導電型エミッタ領域の上記所定方向に直交する方向の端縁との幅が、上記ドレインコンタクトに静電気サージが印加されたときに、当該ドレインコンタクトが接続された上記第１導電型エミッタ領域と上記第２導電型ベース領域との間に所定値以上の電位差が生じるように設定されることによっても、縦型トランジスタを確実に導通状態にすることができる。
請求項２記載の発明は、入力端子または出力端子を有する入出力回路に、請求項１に記載のＭＯＳトランジスタが備えられていることを特徴とする半導体集積回路装置である。
この発明によれば、請求項１に記載のＭＯＳトランジスタを入出力回路に用いているので、ＭＯＳトランジスタの静電破壊を防止することができ、入力端子または出力端子に印加される静電気サージを確実に逃がすことができる。よって、そのような静電気サージから内部回路を確実に保護することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係るＮＭＯＳトランジスタの構造を図解的に示す斜視図である。また、図２は、図１に示すＮＭＯＳトランジスタの平面図であり、図３は、図１に示すＮＭＯＳトランジスタの等価回路図である。
このＮＭＯＳトランジスタは、Ｐ型ウエル領域１の表層部に、平面視において、略長方形状のＮ+型（高濃度Ｎ型）ドレイン領域２と、このＮ+型ドレイン領域２と所定の間隔を空けて、Ｎ+型ドレイン領域２の周囲を取り囲む略四角環状のＮ+型ソース領域３と、このＮ+型ソース領域３と所定の間隔を空けて、Ｎ+型ソース領域３の周囲を取り囲む略四角環状のＰ+型不純物拡散領域４とが形成されている。Ｎ+型ソース領域３およびＰ+型不純物拡散領域４には、それぞれソース電極Ｓおよびバックゲート電極ＢＧが接続される。
Ｎ+型ソース領域３とＰ+型不純物拡散領域４との間において、Ｐ型ウエル領域１の表面にＬＯＣＯＳ５が形成されており、このＬＯＣＯＳ５によって、Ｎ+型ソース領域３とＰ+型不純物拡散領域４とは分離されている。また、Ｎ+型ドレイン領域２とＮ+型ソース領域３との間のチャネル領域上には、平面視で略四角環状のゲート電極６が形成されている。なお、ゲート電極６の下層には、図示しないゲート酸化膜が形成されている。
Ｎ+型ドレイン領域２の平面視における中央部には、平面視で略長方形状のＮ型ベース領域７が、その周辺のＮ+型ドレイン領域２よりも深く掘り下がって形成されている。また、Ｎ型ベース領域７内において、その表層部には、複数のＰ+型エミッタ領域８が、互いにほぼ等間隔を空けて、Ｎ型ベース領域７の長手方向に並んで形成されている。さらに、互いに隣り合うＰ+型エミッタ領域８およびそれらの間のＮ+型ドレイン領域２上には、帯状のドレインコンタクト９が形成されている。このドレインコンタクト９は、Ｎ+型ドレイン領域２の長手方向に延び、その両端部が互いに隣り合うＰ+型エミッタ領域８の対向側端部上に配置されて、互いに隣り合うＰ+型エミッタ領域８およびそれらの間のＮ+型ドレイン領域２に跨って接続されている。ドレインコンタクト９には、ドレイン電極Ｄが接続される。
このような構造により、Ｐ+型エミッタ領域８、Ｎ型ベース領域７およびＰ型ウエル領域１において、ＰＮＰ接合が形成され、これらの領域をそれぞれエミッタ、ベースおよびコレクタとするＶＰＮＰ（縦型ＰＮＰ）トランジスタ１１が形成される。また、Ｎ+型ドレイン領域２、Ｐ型ウエル領域１およびＮ+型ソース領域３において、ＮＰＮ接合が形成され、これらの領域をそれぞれコレクタ、ベースおよびエミッタとするＮＰＮ寄生トランジスタ１２が生じている。さらに、Ｎ+型ドレイン領域２において、ＶＰＮＰトランジスタ１１のエミッタ−ベース間抵抗となる寄生抵抗成分１３が生じ、Ｐ型ウエル領域１において、ＮＰＮ寄生トランジスタ１２のエミッタ−ベース間抵抗となる寄生抵抗成分１４が生じている。なお、図２では、簡略化のため、ドレインコンタクト９が５個の結合を示しているが、より効果を得るためには、ドレインコンタクト９は、１０個以上設けるのが好ましい。
たとえば、このＮＭＯＳトランジスタが集積回路（ＩＣ）の出力回路に用いられる場合、その集積回路の内部回路にゲート電極６が接続され、出力端子にドレイン電極Ｄが接続される。また、ソース電極Ｓおよびバックゲート電極ＢＧは、グランドに接続（接地）される。
このＮＭＯＳトランジスタでは、出力端子に正の静電気サージが印加されると、寄生抵抗成分１３を有するＮ+型ドレイン領域２をゲート電極６に向けて電流が流れ、これによって、ＶＰＮＰトランジスタ１１のエミッタ−ベース間に電位差ＶEBが生じる。そして、このエミッタ−ベース間の電位差ＶEBが所定の電位差ＶF以上であれば、ＶＰＮＰトランジスタ１１が導通状態になり、その結果、ＮＰＮ寄生トランジスタ１２が導通状態になって、出力端子に印加される正の静電気サージをグランドに逃がすことができる。ＶＰＮＰトランジスタ１１のエミッタ−ベース間に生じる電位差ＶEBは、寄生抵抗成分１３の抵抗値によって制御できるので、この寄生抵抗成分１３が適当な抵抗値を有していれば、出力端子に正の静電気サージが印加されたときに、ＶＰＮＰトランジスタ１１を確実に導通状態にすることができ、ＮＭＯＳトランジスタのドレイン−ゲート間またはドレイン−ソース間の破壊を回避することができる。
寄生抵抗成分１３の抵抗値は、Ｎ+型ドレイン領域２のＮ型不純物濃度、ドレインコンタクト９に共通接続される２つのＰ+型エミッタ領域８の間の間隔Ｗ（図４参照）、およびその２つのＰ+型エミッタ領域８の間においてドレインコンタクト９に隣接する矩形状領域の幅Ｌ（図４参照）によって決まる。したがって、ＶＰＮＰトランジスタ１１のエミッタ−ベース間に生じる電位差ＶEBは、Ｎ+型ドレイン領域２のＮ型不純物濃度、２つのＰ+型エミッタ領域８の間の間隔Ｗおよび／またはドレインコンタクト９に隣接する矩形状領域の幅Ｌによって制御することができる。
図５は、ドレインコンタクト９に共通接続される２つのＰ+型エミッタ領域８の間の間隔Ｗと、Ｎ+型ドレイン領域２を電流Ｉ＝０．０１２５（Ａ）が流れるときに、ＶＰＮＰトランジスタ１１のエミッタ−ベース間に生じる電位差ＶEB（寄生抵抗成分１３における電圧降下量）との関係を示すグラフである。曲線５１は、Ｎ+型ドレイン領域２にそれぞれ所定濃度（５Ｅ２０／ｃｍ3）のＡｓ（砒素）およびＰ（リン）が含まれている場合（相対的に不純物濃度が高い場合）の関係を示し、曲線５２は、Ｎ+型ドレイン領域２に所定濃度（５Ｅ２０／ｃｍ3）のＡｓのみが含まれている場合（相対的に不純物濃度が低い場合）の関係を示している。
この図５の曲線５１で示すように、ドレインコンタクト９に共通接続される２つのＰ+型エミッタ領域８の間の間隔Ｗを狭くすることにより、出力端子に正の静電気サージが印加されたときに、ＶＰＮＰトランジスタ１１のエミッタ−ベース間に生じる電位差ＶEBを大きくすることができる。たとえば、幅ＬがＬ＝０．６（μｍ）である場合、間隔Ｗを０．６（μｍ）以下にすることにより、出力端子に正の静電気サージが印加されたときに、ＶＰＮＰトランジスタ１１のエミッタ−ベース間に所定値ＶF以上の電位差ＶEBを生じさせることができ、ＶＰＮＰトランジスタ１１を確実に導通状態にすることができる。
また、曲線５２で示すように、Ｎ+型ドレイン領域２のＮ型不純物濃度を低くすることにより、出力端子に正の静電気サージが印加されたときに、ＶＰＮＰトランジスタ１１のエミッタ−ベース間に生じる電位差ＶEBを大きくすることができる。たとえば、幅ＬがＬ＝０．６（μｍ）であり、間隔ＷがＷ＝０．９μｍである場合、Ｎ+型ドレイン領域２のＮ型不純物濃度を５Ｅ２０／ｃｍ3以下にすることにより、出力端子に正の静電気サージが印加されたときに、ＶＰＮＰトランジスタ１１のエミッタ−ベース間に所定値ＶF以上の電位差ＶEBを生じさせることができ、ＶＰＮＰトランジスタ１１を確実に導通状態にすることができる。
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上記の実施形態では、Ｎ+型ドレイン領域２とＮ+型ソース領域３との間のチャネル領域上に、平面視で略四角環状のゲート電極６が形成されているとしたが、ゲート電極６は、平面視で略コ字状に形成されていてもよいし、Ｎ+型ドレイン領域２とＮ+型ソース領域３との間のチャネル領域に沿って一直線状に延びて形成されていてもよい。
また、Ｐ型ウエル領域１の表層部に、Ｎ+型ドレイン領域２およびＮ+型ソース領域３などが形成されているとしたが、Ｐ型半導体基板の表層部に、Ｎ+型ドレイン領域２およびＮ+型ソース領域３などが形成されてもよい。
また、この発明は、ＮＭＯＳトランジスタに限らず、Ｎ型ウエル領域またはＮ型半導体基板の表層部に、Ｐ+型ドレイン領域およびＰ+型ソース領域を有するＰＭＯＳトランジスタに適用することもできる。この場合、Ｐ+型ドレイン領域内に、Ｐ型ベース領域がその周辺に形成され、そのＰ型ベース領域内において、その表層部に、複数のＮ+型エミッタ領域が互いにほぼ等間隔を空けて形成されるとよい。そして、互いに隣り合うＮ+型エミッタ領域およびそれらの間のＰ+型ドレイン領域上に、これらの領域を共通に接続するための帯状のドレインコンタクトが形成されるとよい。この場合、寄生ダイオードを通して、ドレインコンタクトに印加される正の静電気サージを逃がすことができ、ＶＮＰＮトランジスタおよび寄生ＰＮＰトランジスタを通して、ドレインコンタクトに印加される負の静電気サージを逃がすことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の一実施形態に係るＮＭＯＳトランジスタの構造を図解的に示す斜視図である。 図１に示すＮＭＯＳトランジスタの平面図である。 図１に示すＮＭＯＳトランジスタの等価回路図である。 ドレインコンタクトの近傍を拡大して示す平面図である。 ドレインコンタクトに共通接続される２つのＰ+型エミッタ領域の間の間隔と、ＶＰＮＰトランジスタのエミッタ−ベース間に生じる電圧との関係を示すグラフである。 従来の静電保護機能を有するＮＭＯＳトランジスタの構造を図解的に示す断面図である。 図６に示すＮＭＯＳトランジスタの等価回路図である。
符号の説明
１ Ｐ型ウエル領域
２ Ｎ+型ドレイン領域
３ Ｎ+型ソース領域
４ Ｐ+型不純物拡散領域
６ ゲート電極
７ Ｎ型ベース領域
８ Ｐ+型エミッタ領域
９ ドレインコンタクト
１１ ＶＰＮＰトランジスタ
１２ ＮＰＮ寄生トランジスタ
１３ 寄生抵抗成分
１４ 寄生抵抗成分

Claims (2)

  1. 第１導電型領域と、
    この第１導電型領域の表層部に形成された第２導電型ドレイン領域と、
    上記第１導電型領域の表層部において上記第２導電型ドレイン領域との間にチャネル領域を隔てて形成された第２導電型ソース領域と、
    上記チャネル領域上に形成されたゲート電極と、
    平面視において上記第２導電型ドレイン領域の内側に形成された第２導電型ベース領域と、
    この第２導電型ベース領域内の表層部において所定方向に互いに間隔を空けて形成された複数の第１導電型エミッタ領域と、
    互いに隣り合う第１導電型エミッタ領域と当該第１導電型エミッタ領域間の上記第２導電型ドレイン領域とに跨って接続されたドレインコンタクトとを含み、
    上記第２導電型ベース領域は、上記第２導電型ドレイン領域よりも第２導電型不純物の濃度が低く、上記チャネル領域に対して間隔を空けて、上記第２導電型ドレイン領域よりも深く掘り下がって形成されていることを特徴とするＭＯＳトランジスタ。
  2. 入力端子または出力端子を有する入出力回路に、請求項１に記載のＭＯＳトランジスタが備えられていることを特徴とする半導体集積回路装置。
JP2004136572A 2004-04-30 2004-04-30 Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置 Expired - Lifetime JP4197660B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004136572A JP4197660B2 (ja) 2004-04-30 2004-04-30 Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置
CNB2005100677696A CN100487914C (zh) 2004-04-30 2005-04-26 Mos晶体管以及具备该晶体管的半导体集成电路装置
US11/116,357 US7521747B2 (en) 2004-04-30 2005-04-28 Vertical transistor and a semiconductor integrated circuit apparatus having the same
KR1020050035914A KR101119859B1 (ko) 2004-04-30 2005-04-29 Ｍｏｓ 트랜지스터 및 이를 구비한 반도체 집적회로 장치
TW094113949A TWI368323B (en) 2004-04-30 2005-04-29 Mos transistor and a semiconductor integrated circuit apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004136572A JP4197660B2 (ja) 2004-04-30 2004-04-30 Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2005317874A JP2005317874A (ja) 2005-11-10
JP4197660B2 true JP4197660B2 (ja) 2008-12-17

Family

ID=35308583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004136572A Expired - Lifetime JP4197660B2 (ja) 2004-04-30 2004-04-30 Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置

Country Status (5)

Country Link
US (1) US7521747B2 (ja)
JP (1) JP4197660B2 (ja)
KR (1) KR101119859B1 (ja)
CN (1) CN100487914C (ja)
TW (1) TWI368323B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006028721B3 (de) * 2006-06-20 2007-11-29 Atmel Germany Gmbh Halbleiterschutzstruktur für eine elektrostatische Entladung
JP5360460B2 (ja) * 2007-10-10 2013-12-04 ソニー株式会社 静電保護回路
US20130087828A1 (en) * 2010-06-21 2013-04-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
TWI550818B (zh) * 2013-08-09 2016-09-21 天鈺科技股份有限公司 靜電防護元件及其製造方法
CN104733508B (zh) * 2013-12-18 2018-04-20 比亚迪股份有限公司 带静电保护结构的mosfet及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783694A (en) * 1984-03-16 1988-11-08 Motorola Inc. Integrated bipolar-MOS semiconductor device with common collector and drain
US5155562A (en) * 1990-02-14 1992-10-13 Fuji Electric Co., Ltd. Semiconductor device equipped with a conductivity modulation misfet
US5369041A (en) 1993-07-14 1994-11-29 Texas Instruments Incorporated Method for forming a silicon controlled rectifier
JPH0936357A (ja) 1995-07-18 1997-02-07 Matsushita Electric Ind Co Ltd 半導体装置
KR100200352B1 (ko) 1995-12-30 1999-06-15 윤종용 반도체 장치의 보호 소자
KR100235628B1 (ko) * 1997-06-25 1999-12-15 김영환 반도체 소자의 제조방법
JP3204168B2 (ja) 1997-07-22 2001-09-04 セイコーエプソン株式会社 半導体集積回路
JP4357127B2 (ja) 2000-03-03 2009-11-04 株式会社東芝 半導体装置
JP3824310B2 (ja) 2002-01-18 2006-09-20 ローム株式会社 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置
JP3753692B2 (ja) 2002-12-20 2006-03-08 ローム株式会社 オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置
US6949806B2 (en) * 2003-10-16 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure for deep sub-micron gate oxide

Also Published As

Publication number Publication date
JP2005317874A (ja) 2005-11-10
TWI368323B (en) 2012-07-11
TW200610151A (en) 2006-03-16
KR20060047626A (ko) 2006-05-18
CN1694264A (zh) 2005-11-09
US20050253174A1 (en) 2005-11-17
US7521747B2 (en) 2009-04-21
KR101119859B1 (ko) 2012-02-22
CN100487914C (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
JP4854934B2 (ja) 静電気放電保護素子
JP4209433B2 (ja) 静電破壊保護装置
JP2010182727A (ja) 半導体装置
US6847059B2 (en) Semiconductor input protection circuit
JP3888912B2 (ja) 半導体集積回路装置
KR102255545B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8598625B2 (en) ESD protection device with tunable design windows
KR101119859B1 (ko) Ｍｏｓ 트랜지스터 및 이를 구비한 반도체 집적회로 장치
JP5253742B2 (ja) 縦型ｐｎｐバイポーラトランジスタ用静電破壊保護素子
JP5641879B2 (ja) 半導体装置
JP4530823B2 (ja) 半導体装置及びその製造方法
JP5203850B2 (ja) 静電気保護素子
US7309905B2 (en) Bipolar-based SCR for electrostatic discharge protection
TWI621274B (zh) 半導體元件及其製造方法
KR20150028723A (ko) 정전기 방전 보호 개선 장치
JP2006186225A (ja) 半導体装置
US9153570B2 (en) ESD tolerant I/O pad circuit including a surrounding well
JP2012094797A (ja) 半導体装置及びその製造方法
JP5297495B2 (ja) 静電気放電保護素子
US20120032228A1 (en) Semiconductor device
CN110690211B (zh) 静电放电防护结构及静电放电强健型半导体装置
JP2009187987A (ja) 半導体装置
JP2009141071A (ja) 静電気保護用半導体素子
JP2005079287A (ja) 集積回路
CN109585438A (zh) 具有静电放电保护的集成电路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4197660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250