CN104733508B - 带静电保护结构的mosfet及其制备方法 - Google Patents

Abstract

本发明公开一种带静电保护结构的MOSFET及其制备方法，该MOSFET包括：衬底；第一导电类型的外延层；源区和栅结构；位于外延层之上的介质层，介质层中具有彼此相邻的源接触孔和栅接触孔；与源区相连的源极金属层，源极金属层的至少一部分形成在介质层之上，且该部分源极金属层通过源接触孔与外延层接触；与栅结构相连的栅极金属层，栅极金属层的至少一部分形成在介质层之上，且该部分栅极金属层通过栅接触孔与外延层接触；第一阱区，第一阱区位于源接触孔下方的外延层中，第一阱区为第二导电类型；第二阱区，第二阱区位于栅接触孔下方的外延层中，第二阱区为第二导电类型。本发明具有抗静电冲击能力强、节约芯片面积，结构简单，工艺简单等优点。

Description

带静电保护结构的MOSFET及其制备方法

技术领域

本发明属于半导体制造技术领域，具体涉及一种带静电保护结构的MOSFET及其制备方法。

背景技术

目前，功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物场效应晶体管)被广泛应用于开关电路中。MOSFET的栅极与源漏极之间是通过较薄的绝缘的二氧化硅隔离的。如果没有静电保护结构，该二氧化硅容易被静电击穿而使MOSFET失效。现有技术是通过在栅源间加反偏的二极管以实现静电保护目的，使栅源既可以加一定的电压不漏电(漏电流微安级)，又可以在静电冲击时使二极管反向击穿放电。如图1所示，在外延层102表面之上生成多晶硅，在多晶硅里形成N型多晶硅1011与P型多晶硅1012构成二极管来做静电保护结构。该静电保护结构可以通过调节多晶硅的掺杂浓度，或做多对二极管来得到需要的栅源极间的耐压值。现有技术的不足之处在于多晶硅工艺增加了工艺流程的成本，且芯片需要增加多晶硅与源极金属接触区域，增加了芯片成本。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。

为此，本发明的一个目的在于提出一种带静电保护结构的MOSFET。

本发明的另一目的在于提出一种带静电保护结构的MOSFET的制备方法。

为了实现上述目的，根据本发明一个方面的实施例的一种带静电保护结构的MOSFET，可以包括：衬底；位于所述衬底之上的第一导电类型的外延层；位于外延层中的源区和位于外延层中或外延层上的栅结构；位于所述外延层之上的介质层，所述介质层中具有彼此相邻的源接触孔和栅接触孔；与所述源区相连的源极金属层，所述源极金属层的至少一部分形成在所述介质层之上，且该部分所述源极金属层通过所述源接触孔与所述外延层接触；与所述栅结构相连的栅极金属层，所述栅极金属层的至少一部分形成在所述介质层之上，且该部分所述栅极金属层通过所述栅接触孔与所述外延层接触；第一阱区，所述第一阱区位于所述源接触孔下方的外延层中，所述第一阱区为与第一导电类型相反的第二导电类型；第二阱区，所述第二阱区位于所述栅接触孔下方的外延层中，所述第二阱区为第二导电类型。

根据本发明实施例的带静电保护结构的MOSFET，利用在栅极金属层和源极金属层下方的外延层中的PN结二极管构成静电保护结构，相比现有技术在体硅表面的多晶硅形成PN结二极管的静电保护结构，结构更加简单，节约了芯片面积，降低了制造成本。

另外，根据本发明实施例的带静电保护结构的MOSFET还可以具有如下附加技术特征：

在本发明的一个实施例中，还包括：第三阱区，所述第三阱区位于所述源接触孔与所述第一阱区之间，所述第三阱区为第一导电类型。

在本发明的一个实施例中，所述第三阱区的掺杂浓度大于所述外延层的掺杂浓度。

在本发明的一个实施例中，还包括：第四阱区，所述第四阱区位于所述栅接触孔与所述第二阱区之间，所述第四阱区为第一导电类型。

在本发明的一个实施例中，所述第四阱区的掺杂浓度大于所述外延层的掺杂浓度。

在本发明的一个实施例中，所述MOSFET为垂直结构的VMOSFET。

根据本发明另一方面的实施例的带静电保护结构的MOSFET的制备方法，可以包括：提供衬底；在所述衬底上形成第一导电类型的外延层；形成源区和栅结构；在所述外延层中形成彼此相邻的第二导电类型的第一阱区和第二阱区；在所述外延层上形成介质层，并在所述介质层中与第一阱区对应的位置形成源接触孔，在所述介质层中与第二阱区对应的位置形成栅接触孔；形成源极金属层和栅极金属层，所述源极金属层与所述源区相连，且所述源极金属层的至少一部分形成在所述介质层之上，且该部分所述源极金属层通过所述源接触孔与所述第一阱区接触，所述栅极金属层与所述栅结构相连，所述栅极金属层的至少一部分形成在所述介质层之上，且该部分所述栅极金属层通过所述栅接触孔与所述第二阱区接触。

根据本发明实施例的带静电保护结构的MOSFET的制备方法，利用在栅极金属层和源极金属层下方的外延层中形成PN结二极管构成了静电保护结构，相比现有技术在体硅表面的多晶硅形成PN结二极管的静电保护结构，结构更加简单，节约了芯片面积，降低了制造成本。

另外，根据本发明实施例的带静电保护结构的MOSFET的制备方法还可以具有如下附加技术特征：

在本发明的一个实施例中，还包括：在形成所述第一阱区之后、形成所述源极金属层之前，在预设所述源接触孔位置与所述第一阱区之间形成第一导电类型的第三阱区。

在本发明的一个实施例中，所述第三阱区的掺杂浓度大于所述外延层的掺杂浓度。

在本发明的一个实施例中，还包括：在形成所述第二阱区之后、形成所述栅极金属层之前，在预设所述栅接触孔位置与所述第二阱区之间形成第一导电类型的第四阱区。

在本发明的一个实施例中，所述第四阱区的掺杂浓度大于所述外延层的掺杂浓度。

在本发明的一个实施例中，所述MOSFET为垂直结构的VMOSFET。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有的在多晶硅层中形成静电保护结构的MOSFET的结构示意图；

图2是本发明第一实施例的带静电保护结构的MOSFET的结构示意图；

图3是本发明实施例的带静电保护结构的MOSFET的工作原理图；

图4是本发明第二实施例的带静电保护结构的MOSFET的结构示意图；

图5是本发明第三实施例的带静电保护结构的MOSFET的结构示意图；

图6是本发明实施例的带静电保护结构的MOSFET的制备方法的流程图；

图7a-图7g是本发明实施例的带静电保护结构的MOSFET的制备方法的详细过程示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

图2是本发明第一实施例的带静电保护结构的MOSFET的结构示意图。如图2所示，该带静电保护结构的MOSFET可以包括：衬底1、位于衬底1之上的第一导电类型的外延层2、位于外延层2中的源区S、位于外延层2之中或者之上的栅结构G、位于外延层2之上的介质层3和介质层3的源接触孔31和栅接触孔32、源极金属层4、栅极金属层5、第一阱区6和第二阱区7。其中：外延层2为第一导电类型。介质层3中的源接触孔31和栅接触孔32彼此相邻。源极金属层4与源区S相连。源极金属层4的至少一部分形成在介质层3之上，且该部分源极金属层4通过源接触孔31与外延层2接触。栅极金属层5与栅结构G相连。栅极金属层5的至少一部分形成在介质层3之上，且该部分栅极金属层5通过栅接触孔32与外延层2接触。第一阱区6位于源接触孔31下方的外延层2中。第一阱区6为与第一导电类型相反的第二导电类型，这意味着第一阱区6和外延层2的导电类型相反。第二阱区7位于栅接触孔32下方的外延层2中，第二阱区7为第二导电类型，这意味着第一阱区6和外延层2的导电类型相反。

需要说明的是MOSFET中还可以包括漏极、沟道区、漂移区等等，其位置可以根据需要进行设计。源区S和栅结构G的形状尺寸和具体位置也可以根据需要灵活设置，本文不赘述。

该实施例的带静电保护结构的MOSFET中，参考图中的虚线可知，从源极金属层4与栅极金属层5之间经过了第一阱区6与外延层2之间形成的异质结和第二阱区7与外延层2之间形成的异质结，即源栅之间串联了两个反向的二极管。如图3所示，当该实施例的MOSFET当受到静电冲击时，栅极与源极间的反偏的二极管被击穿而形成静电泄放通路，从而使栅极氧化层避免受到静电击穿，形成不可恢复的破坏。当该实施例的MOSFET正常工作时，栅极电压低于二极管的击穿电压，二极管中几乎没有电流流过。

本发明的带静电保护结构的MOSFET，利用在栅极金属层和源极金属层下方的外延层中形成PN结二极管构成了静电保护结构，相比现有技术在体硅表面的多晶硅形成PN结二极管的静电保护结构，结构更加简单，节约了芯片面积，降低了制造成本。

图4是本发明第二实施例的带静电保护结构的MOSFET的结构示意图。

如图4所示，在本发明的一个实施例中，MOSFET还可以包括第三阱区8和第四阱区9中的至少之一。其中，第三阱区8位于源接触孔31与第一阱区6之间。第三阱区8为第一导电类型，这意味着第三阱区8与第一阱区6导电类型相反。增设第三阱区8意味着在栅漏之间增设了一个二极管，进一步提高了静电保护能力。第四阱区9位于栅接触孔32与第二阱区7之间。第四阱区9为第一导电类型，这意味着第四阱区9与第二阱区7导电类型相反。增设第四阱区9意味着在栅漏之间增设了一个二极管，进一步提高了静电保护能力。优选地，第三阱区8的掺杂浓度可以大于外延层2的掺杂浓度。优选地，第四阱区9的掺杂浓度可以大于外延层2的掺杂浓度。第三阱区8和第四阱区9选择较高的掺杂浓度，是出于以下两方面的考虑：第一，从工艺实现来说比较容易控制。第三阱区8和第四阱区9实际上是阱中阱，如果要得到低的掺杂浓度，则需要掺杂中和了原来的浓度(即第一阱区6和第二阱区7的掺杂浓度)后再多出一点，那么掺杂量就需要非常精确的控制，工艺难度大。第二，第三阱区8和第四阱区9分别与源极金属层4和栅极金属层5接触，也需要较高掺杂浓度才会形成良好的欧姆接触。若不能形成良好的欧姆接触，器件特性不稳定、不可控。

图5是本发明第三实施例的带静电保护结构的MOSFET的结构示意图。

如图5所示，在本发明的一个实施例中，该MOSFET为垂直结构的VMOSFET(VerticalMOSFET，垂直金属氧化物场效应晶体管)。由于VMOSFET特有的结构特征为漏极在器件底部、源极和栅极在器件顶部、源极下方有阱区。在该实施例中，第一阱区6可以直接利用源极下方自有的阱区，可以进一步简化器件结构和节约芯片面积。

图6是本发明实施例的带静电保护结构的MOSFET的制备方法的流程图。

如图6所示，根据本发明实施例的带静电保护结构的MOSFET的制备方法，可以包括以下步骤：

S1.提供衬底。

S2.在衬底上形成第一导电类型的外延层。

S3.在外延层内形成源区以及在外延层内或外延层上形成栅结构。

S4.在外延层中形成彼此相邻的第二导电类型的第一阱区和第二阱区。

S5.在外延层上形成介质层，并在介质层中与第一阱区对应的位置形成源接触孔，在介质层中与第二阱区对应的位置形成栅接触孔。

S6.形成源极金属层和栅极金属层，源极金属层与源区相连，且源极金属层的至少一部分形成在介质层之上，且该部分源极金属层通过源接触孔与第一阱区接触，栅极金属层与栅结构相连，栅极金属层的至少一部分形成在介质层之上，且该部分栅极金属层通过栅接触孔与第二阱区接触。

需要说明的是，步骤S3、S4、S5的顺序可以根据需要灵活调整，此为本领域技术人员的已知技术，本文不赘述。此为，还可以包括形成MOSFET的漏极、沟道区、漂移区等等。源区和栅结构的形状尺寸和具体位置也可以根据需要灵活设置，本文不赘述。

根据本发明实施例的带静电保护结构的MOSFET的制备方法，在源漏直接形成了“第一阱区-外延层”异质结和“第二阱区-外延层”异质结，这相当于在源漏之间串联了两个方向相反的二极管。当该MOSFET当受到静电冲击时，栅极与源极间的反偏的二极管被击穿而形成静电泄放通路，从而使栅极氧化层避免受到静电击穿，形成不可恢复的破坏。当该MOSFET正常工作时，栅极电压低于二极管的击穿电压，二极管中几乎没有电流流过。由此，该方法制备的MOSFET中能够有效抗静电冲击。

根据本发明实施例的带静电保护结构的MOSFET的形成方法，通过在栅极金属层和源极金属层下方的外延层中形成PN结二极管，构成了静电保护结构。相比现有技术在体硅表面的多晶硅形成PN结二极管的静电保护结构，本发明的方法更加简单，节约了芯片面积，降低了制造成本。

在本发明的一个实施例中，还可以在形成第一阱区之后、形成源极金属层之前，在预设源接触孔位置与第一阱区之间形成第一导电类型的第三阱区。增设第三阱区意味着在栅漏之间增设了一个二极管，进一步提高了静电保护能力。

在本发明的一个实施例中，第三阱区的掺杂浓度大于外延层的掺杂浓度。第三阱区选择较高的掺杂浓度，是出于以下两方面的考虑：第一，从工艺实现来说比较容易控制。第三阱区实际上是阱中阱，如果要得到低的掺杂浓度，则需要掺杂中和了原来的浓度(即第一阱区的掺杂浓度)后再多出一点，那么掺杂量就需要非常精确的控制，工艺难度大。第二，第三阱区与源极金属层接触，也需要较高掺杂浓度才会形成良好的欧姆接触。若不能形成良好的欧姆接触，器件特性不稳定、不可控。

在本发明的一个实施例中，还包括：在形成第二阱区之后、形成栅极金属层之前，在预设栅接触孔位置与第二阱区之间形成第一导电类型的第四阱区。增设第四阱区意味着在栅漏之间增设了一个二极管，进一步提高了静电保护能力。

在本发明的一个实施例中，第四阱区的掺杂浓度大于外延层的掺杂浓度。第四阱区选择较高的掺杂浓度，是出于以下两方面的考虑：第一，从工艺实现来说比较容易控制。第四阱区实际上是阱中阱，如果要得到低的掺杂浓度，则需要掺杂中和了原来的浓度(即第二阱区的掺杂浓度)后再多出一点，那么掺杂量就需要非常精确的控制，工艺难度大。第二，第四阱区与栅极金属层接触，也需要较高掺杂浓度才会形成良好的欧姆接触。若不能形成良好的欧姆接触，器件特性不稳定、不可控。

在本发明的一个实施例中，MOSFET为垂直结构的VMOSFET。在该实施例中，第一阱区可以直接利用源极下方自有的阱区，可以进一步简化制备工艺和节约芯片面积。

为使本领域技术人员更好地理解本发明，下面详细介绍一个带静电保护结构的VMOSFET的制备过程。

步骤一：提供硅衬底1，并外延n-Si作为外延层2，光刻形成槽栅图形然后使用干法刻蚀形成槽。如图7a所示。

步骤二：在1000℃下对Si表面进行氧化以形成20nm厚的SiO₂栅氧化层，接着淀积多晶硅使其充满槽，然后干法回刻去掉表面多晶硅，至此得到了栅结构G。如图7b所示。

步骤三：光刻形成阱区图形，注入剂量为1×10¹³每平方厘米的硼，然后在1100℃下退货，得到了p型的第一阱区6和第二阱区7，阱深1μm左右。如图7c所示。

步骤四：光刻形成源极图形，注入剂量为5×10¹⁵每平方厘米的砷。如图7d所示。

步骤五：淀积约750nm厚的介质层，并光刻形成源接触孔31和漏接触孔32。如图7e所示。

步骤六：从接触孔中注入剂量为10¹⁵每平方厘米的砷，并在950℃下退火以使杂质激活，形成第三阱区8和第四阱区9。如图7f所示。

步骤七：淀积4μm厚的金属层，接着光刻形成金属布线图形，然后使用干法刻蚀金属，是源极金属区4和栅极金属区5分开。如图7g所示。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种带静电保护结构的MOSFET，其特征在于，包括：

衬底；

位于所述衬底之上的第一导电类型的外延层；

位于所述外延层内源区和位于所述外延层内或所述外延层上的栅结构；

位于所述外延层之上的介质层，所述介质层中具有彼此相邻的源接触孔和栅接触孔；

与所述源区相连的源极金属层，所述源极金属层的至少一部分形成在所述介质层之上，且该部分所述源极金属层通过所述源接触孔与所述外延层接触；

与所述栅结构相连的栅极金属层，所述栅极金属层的至少一部分形成在所述介质层之上，且该部分所述栅极金属层通过所述栅接触孔与所述外延层接触；

第一阱区，所述第一阱区位于所述源接触孔下方的外延层中，所述第一阱区为与第一导电类型相反的第二导电类型；

第二阱区，所述第二阱区位于所述栅接触孔下方的外延层中，所述第二阱区为第二导电类型。

2.根据权利要求1所述的带静电保护结构的MOSFET，其特征在于，还包括：

第三阱区，所述第三阱区位于所述源接触孔与所述第一阱区之间，所述第三阱区为第一导电类型。

3.根据权利要求2所述的带静电保护结构的MOSFET，其特征在于，所述第三阱区的掺杂浓度大于所述外延层的掺杂浓度。

4.根据权利要求1所述的带静电保护结构的MOSFET，其特征在于，还包括：

第四阱区，所述第四阱区位于所述栅接触孔与所述第二阱区之间，所述第四阱区为第一导电类型。

5.根据权利要求4所述的带静电保护结构的MOSFET，其特征在于，所述第四阱区的掺杂浓度大于所述外延层的掺杂浓度。

6.根据权利要求1-5中任一项所述的带静电保护结构的MOSFET，其特征在于，所述MOSFET为垂直结构的VMOSFET。

7.一种带静电保护结构的MOSFET的制备方法，其特征在于，包括：

提供衬底；

在所述衬底上形成第一导电类型的外延层；

在所述外延层内形成源区以及在所述外延层内或所述外延层上形成栅结构；

在所述外延层中形成彼此相邻的第二导电类型的第一阱区和第二阱区；

在所述外延层上形成介质层，并在所述介质层中与第一阱区对应的位置形成源接触孔，在所述介质层中与第二阱区对应的位置形成栅接触孔；

形成源极金属层和栅极金属层，所述源极金属层与所述源区相连，且所述源极金属层的至少一部分形成在所述介质层之上，且该部分所述源极金属层通过所述源接触孔与所述第一阱区接触，所述栅极金属层与所述栅结构相连，所述栅极金属层的至少一部分形成在所述介质层之上，且该部分所述栅极金属层通过所述栅接触孔与所述第二阱区接触。

8.根据权利要求7所述的带静电保护结构的MOSFET的制备方法，其特征在于，还包括：在形成所述第一阱区之后、形成所述源极金属层之前，在预设所述源接触孔位置与所述第一阱区之间形成第一导电类型的第三阱区。

9.根据权利要求8所述的带静电保护结构的MOSFET的制备方法，其特征在于，所述第三阱区的掺杂浓度大于所述外延层的掺杂浓度。

10.根据权利要求7所述的带静电保护结构的MOSFET的制备方法，其特征在于，还包括：在形成所述第二阱区之后、形成所述栅极金属层之前，在预设所述栅接触孔位置与所述第二阱区之间形成第一导电类型的第四阱区。

11.根据权利要求10所述的带静电保护结构的MOSFET的制备方法，其特征在于，所述第四阱区的掺杂浓度大于所述外延层的掺杂浓度。

12.根据权利要求7-11任一项所述的带静电保护结构的MOSFET的制备方法，其特征在于，所述MOSFET为垂直结构的VMOSFET。