JPH0439788B2 - - Google Patents
Info
- Publication number
- JPH0439788B2 JPH0439788B2 JP59162550A JP16255084A JPH0439788B2 JP H0439788 B2 JPH0439788 B2 JP H0439788B2 JP 59162550 A JP59162550 A JP 59162550A JP 16255084 A JP16255084 A JP 16255084A JP H0439788 B2 JPH0439788 B2 JP H0439788B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- buried
- conductivity type
- layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は半導体注入集積論理回路装置（以下、
IILという。）に関する。
IILという。）に関する。
(ロ) 従来の技術
一つの半導体基板上に二つのトランジスタQI，
QRを第２図に示すように構成されたIILは、一般
に第３図に示すように、注入側をラテラルPNP
トランジスタQIとし、出力側を逆方向縦形NPN
トランジスタQRとして、ラテラルPNPトランジ
スタQIのコレクタを逆方向縦形NPNトランジス
タQRのベースと共用する構造を有する。すなわ
ち、Ｐ型シリコン基板１上にN+型の埋め込み層
２を設け、基板１上にエピタキシヤル成長で形成
されたN-型のエピタキシヤル層３をP+型の分離
領域４で島状に分離して島領域５が形成される。
この島領域５にＰ型拡散領域６，７およびＮ型拡
散領域８，９を順次不純物拡散によつて形成し、
酸化膜３ａに設けた電極孔を介して電極１０〜１
４が設けられている。そしてラテラルPNPトラ
ンジスタQIはＰ型拡散領域６がエミツタ（イン
ジエクタ）、エピタキシヤル層（島領域５）がベ
ース、Ｐ型拡散層７がコレクタでベース接地で働
く。一方逆方向縦形NPNトランジスタQRはエピ
タキシヤル層（島領域５）がエミツタ、Ｐ型拡散
領域７がベース、Ｎ型拡散領域８，９がコレクタ
となつている。
QRを第２図に示すように構成されたIILは、一般
に第３図に示すように、注入側をラテラルPNP
トランジスタQIとし、出力側を逆方向縦形NPN
トランジスタQRとして、ラテラルPNPトランジ
スタQIのコレクタを逆方向縦形NPNトランジス
タQRのベースと共用する構造を有する。すなわ
ち、Ｐ型シリコン基板１上にN+型の埋め込み層
２を設け、基板１上にエピタキシヤル成長で形成
されたN-型のエピタキシヤル層３をP+型の分離
領域４で島状に分離して島領域５が形成される。
この島領域５にＰ型拡散領域６，７およびＮ型拡
散領域８，９を順次不純物拡散によつて形成し、
酸化膜３ａに設けた電極孔を介して電極１０〜１
４が設けられている。そしてラテラルPNPトラ
ンジスタQIはＰ型拡散領域６がエミツタ（イン
ジエクタ）、エピタキシヤル層（島領域５）がベ
ース、Ｐ型拡散層７がコレクタでベース接地で働
く。一方逆方向縦形NPNトランジスタQRはエピ
タキシヤル層（島領域５）がエミツタ、Ｐ型拡散
領域７がベース、Ｎ型拡散領域８，９がコレクタ
となつている。
このようなIILにおいては、逆方向縦形NPNト
ランジスタの逆方向電流増幅率βiを高くして高速
動作を得るために、逆方向縦形NPNトランジス
タのベース領域をN+型のカラー領域１５で取り
囲んでホールの逆注入を抑制して、逆方向電流増
幅率βiを高くすることが知られている。例えば、
特公昭49−35030号公報に詳しい。
ランジスタの逆方向電流増幅率βiを高くして高速
動作を得るために、逆方向縦形NPNトランジス
タのベース領域をN+型のカラー領域１５で取り
囲んでホールの逆注入を抑制して、逆方向電流増
幅率βiを高くすることが知られている。例えば、
特公昭49−35030号公報に詳しい。
(ハ) 発明が解決しようとする問題点
しかしながらIILはラテラルPNPトランジスタ
QIのコレクタを逆方向縦形NPNトランジスタQR
のベースとして共用する構造としているため、ラ
テラルPNPトランジスタQIの動作の関係上逆方
向縦形NPNトランジスタQRの逆βiを高めるため
にベース領域の全周をN+型のカラー領域１５で
取り囲むことはできない。従つて第３図に示すよ
うにＰ型拡散領域６とＰ型拡散領域７との間には
N+型のカラー領域１５は設けていないので、そ
の領域からのホールの逆注入を抑制することがで
きず、逆方向電流増幅率βiをあまり大きくするこ
とができなかつた。
QIのコレクタを逆方向縦形NPNトランジスタQR
のベースとして共用する構造としているため、ラ
テラルPNPトランジスタQIの動作の関係上逆方
向縦形NPNトランジスタQRの逆βiを高めるため
にベース領域の全周をN+型のカラー領域１５で
取り囲むことはできない。従つて第３図に示すよ
うにＰ型拡散領域６とＰ型拡散領域７との間には
N+型のカラー領域１５は設けていないので、そ
の領域からのホールの逆注入を抑制することがで
きず、逆方向電流増幅率βiをあまり大きくするこ
とができなかつた。
(ニ) 問題点を解決するための手段
本発明は上述した従来の問題点を解決すべくな
されたもので、一導電型の半導体基板とこの基板
上に形成された逆導電型のエピタキシヤル層との
間に逆導電型の埋め込み層が設けられ、この埋め
込み層上のエピタキシヤル層表面に一導電型のイ
ンジエクタ領域およびベース領域が夫々形成され
ると共に、このベース領域表面に少なくとも一つ
の逆導電型のコレクタ領域が形成された半導体注
入集積論理回路装置において、前記埋め込み層と
エピタキシヤル層との間に、前記ベース領域を取
り囲むように逆導電型の埋め込みカラー領域を前
記埋め込み層からはい上らせて設けると共に、前
記ベース領域およびインジエクタ領域を取り囲む
ように、前記エピタキシヤル層表面に逆導電型の
カラー領域を設けたことを特徴とする。
されたもので、一導電型の半導体基板とこの基板
上に形成された逆導電型のエピタキシヤル層との
間に逆導電型の埋め込み層が設けられ、この埋め
込み層上のエピタキシヤル層表面に一導電型のイ
ンジエクタ領域およびベース領域が夫々形成され
ると共に、このベース領域表面に少なくとも一つ
の逆導電型のコレクタ領域が形成された半導体注
入集積論理回路装置において、前記埋め込み層と
エピタキシヤル層との間に、前記ベース領域を取
り囲むように逆導電型の埋め込みカラー領域を前
記埋め込み層からはい上らせて設けると共に、前
記ベース領域およびインジエクタ領域を取り囲む
ように、前記エピタキシヤル層表面に逆導電型の
カラー領域を設けたことを特徴とする。
(ホ) 作用
本発明によれば、ベース領域７全周を取り囲む
埋め込みカラー領域１６と島領域５表面に設けた
カラー領域１５とでホールの逆注入を最少限に抑
制し逆方向電流増幅率βiを高めることができると
共に、インジエクタ領域６とベース領域７との間
の島領域５表面にはカラー領域１５は設けていな
いので、ラテラルNPNトランジスタQIの動作に
支障をきたすことはない。
埋め込みカラー領域１６と島領域５表面に設けた
カラー領域１５とでホールの逆注入を最少限に抑
制し逆方向電流増幅率βiを高めることができると
共に、インジエクタ領域６とベース領域７との間
の島領域５表面にはカラー領域１５は設けていな
いので、ラテラルNPNトランジスタQIの動作に
支障をきたすことはない。
(ヘ) 実施例
第１図は本発明によるIILの原理的構造を断面
図にて示すものである。
図にて示すものである。
同図に示されるIILはＰ型のシリコン半導体基
板１とその基板１上にエピタキシヤル成長させた
N-型のエピタキシヤル層３との間にN+型の埋め
込み層２が設けられると共に、この埋め込み層２
とエピタキシヤル層３との間にベース領域７を取
り囲むN+型の埋め込みカラー領域１６が埋め込
み層２からはい上らせて設けられている。すなわ
ち、埋め込み層２の不純物（例えばアンチモン
（sb））拡散速度より拡散速度の速いＮ型の不純物
（例えばリン(P)）を埋め込み層２となる堆積層の
上へイオン注入などにより所定位置に注入する。
そして、基板１上にエピタキシヤル層３を形成
し、このエピタキシヤル層３をP+型の分離領域
４で島状に分離して島領域５を形成する拡散処理
で、埋め込み層２が所定の巾になると共に埋め込
み層２から埋め込みカラー領域１６がはい上り、
所定の巾を有する埋め込みカラー領域１６が形成
される。島領域５表面にＰ型のインジエクタ領域
６とベース領域７が形成されている。このベース
領域７は埋め込みカラー領域１６に隣接して形成
されている。更に、ベース領域６の表面にはN+
のコレクタ領域８，９が形成される。また、島領
域５表面にはインジエクタ領域６およびベース領
域７を取り囲むようにN+型のカラー領域１５が
形成される。このカラー領域１５は埋め込みカラ
ー領域１６に接するように形成されている。そし
て、エピタキシヤル層３表面に設けられた酸化膜
３ａ上に電極孔を介して各領域にオーミツクコン
タクトした電極１０…１４が配設される。すなわ
ち、インジエクタ領域６にはインジエクタ電極１
０、ベース領域７にはベース電極１１、コレクタ
領域８，９にはコレクタ電極１２，１３がオーミ
ツクコンタクトして設けられていると共に、逆方
向縦形NPNトランジスタのエミツタ電極１４は
カラー領域１５にオーミツクコンタクトすること
により電極の取り出しが行なわれている。
板１とその基板１上にエピタキシヤル成長させた
N-型のエピタキシヤル層３との間にN+型の埋め
込み層２が設けられると共に、この埋め込み層２
とエピタキシヤル層３との間にベース領域７を取
り囲むN+型の埋め込みカラー領域１６が埋め込
み層２からはい上らせて設けられている。すなわ
ち、埋め込み層２の不純物（例えばアンチモン
（sb））拡散速度より拡散速度の速いＮ型の不純物
（例えばリン(P)）を埋め込み層２となる堆積層の
上へイオン注入などにより所定位置に注入する。
そして、基板１上にエピタキシヤル層３を形成
し、このエピタキシヤル層３をP+型の分離領域
４で島状に分離して島領域５を形成する拡散処理
で、埋め込み層２が所定の巾になると共に埋め込
み層２から埋め込みカラー領域１６がはい上り、
所定の巾を有する埋め込みカラー領域１６が形成
される。島領域５表面にＰ型のインジエクタ領域
６とベース領域７が形成されている。このベース
領域７は埋め込みカラー領域１６に隣接して形成
されている。更に、ベース領域６の表面にはN+
のコレクタ領域８，９が形成される。また、島領
域５表面にはインジエクタ領域６およびベース領
域７を取り囲むようにN+型のカラー領域１５が
形成される。このカラー領域１５は埋め込みカラ
ー領域１６に接するように形成されている。そし
て、エピタキシヤル層３表面に設けられた酸化膜
３ａ上に電極孔を介して各領域にオーミツクコン
タクトした電極１０…１４が配設される。すなわ
ち、インジエクタ領域６にはインジエクタ電極１
０、ベース領域７にはベース電極１１、コレクタ
領域８，９にはコレクタ電極１２，１３がオーミ
ツクコンタクトして設けられていると共に、逆方
向縦形NPNトランジスタのエミツタ電極１４は
カラー領域１５にオーミツクコンタクトすること
により電極の取り出しが行なわれている。
本発明の特徴は、第１図に示すように、ベース
領域７の全周を埋め込みカラー領域１６で取り囲
むと共に、ベース領域７およびインジエクタ領域
６の周囲をカラー領域１５で取り囲んだことにあ
る。ベース領域７とインジエクタ領域６との間を
除いてベース領域７の側面は埋め込みカラー領域
１６とカラー領域１５で取り囲まれる。そして、
ベース領域７とインジエクタ領域６との間は埋め
込みカラー領域１６がベース領域７に隣接して設
けられる。
領域７の全周を埋め込みカラー領域１６で取り囲
むと共に、ベース領域７およびインジエクタ領域
６の周囲をカラー領域１５で取り囲んだことにあ
る。ベース領域７とインジエクタ領域６との間を
除いてベース領域７の側面は埋め込みカラー領域
１６とカラー領域１５で取り囲まれる。そして、
ベース領域７とインジエクタ領域６との間は埋め
込みカラー領域１６がベース領域７に隣接して設
けられる。
従つて、サイドウオールでのホールの逆注入を
埋め込みカラー領域１６とカラー領域１５とで抑
制することができるので、逆方向電流増幅率βiを
従来装置よりも高くでき、IILの高速動作が可能
となる。
埋め込みカラー領域１６とカラー領域１５とで抑
制することができるので、逆方向電流増幅率βiを
従来装置よりも高くでき、IILの高速動作が可能
となる。
また、ベース領域７とインジエクタ領域６との
間の島領域５表面には高濃度領域が存在しないの
で、ラテラルPNPトランジスタQIの注入効率等
を低下させることもない。
間の島領域５表面には高濃度領域が存在しないの
で、ラテラルPNPトランジスタQIの注入効率等
を低下させることもない。
(ト) 発明の効果
以上説明したように、本発明によるIILによれ
ば、ラテラルPNPトランジスタの動作に影響を
与えずに、サイドウオールからのホールの逆注入
を大幅に抑制することができ、逆方向電流増幅率
βiを高くして、IILの高速動作が可能になる。
ば、ラテラルPNPトランジスタの動作に影響を
与えずに、サイドウオールからのホールの逆注入
を大幅に抑制することができ、逆方向電流増幅率
βiを高くして、IILの高速動作が可能になる。
第１図は本発明によるIILの原理的構造を示す
断面図、第２図はIILの回路図、第３図は従来の
IIL構造を示す断面図である。 １……半導体基板、２……埋め込み層、３……
エピタキシヤル層、６……インジエクタ領域、７
……ベース領域、８，９……コレクタ領域、１５
……カラー領域、１６……埋め込みカラー領域。
断面図、第２図はIILの回路図、第３図は従来の
IIL構造を示す断面図である。 １……半導体基板、２……埋め込み層、３……
エピタキシヤル層、６……インジエクタ領域、７
……ベース領域、８，９……コレクタ領域、１５
……カラー領域、１６……埋め込みカラー領域。
Claims (1)
- １ 一導電型の半導体基板とこの基板上に形成さ
れた逆導電型のエピタキシヤル層との間に逆導電
型の埋め込み層が設けられ、この埋め込み層上の
エピタキシヤル層表面に一導電型のインジエクタ
領域およびベース領域が夫々形成されると共に、
このベース領域表面に少なくとも一つの逆導電型
のコレクタ領域が形成された半導体注入集積論理
回路装置において、前記埋め込み層とエピタキシ
ヤル層との間に、前記ベース領域を取り囲むよう
に逆導電型の埋め込みカラー領域を前記埋め込み
層からはい上らせて設けると共に、前記ベース領
域およびインジエクタ領域を取り囲むように、前
記エピタキシヤル層表面に逆導電型のカラー領域
を設けたことを特徴とする半導体注入集積論理回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16255084A JPS6142165A (ja) | 1984-08-01 | 1984-08-01 | 半導体注入集積論理回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16255084A JPS6142165A (ja) | 1984-08-01 | 1984-08-01 | 半導体注入集積論理回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142165A JPS6142165A (ja) | 1986-02-28 |
| JPH0439788B2 true JPH0439788B2 (ja) | 1992-06-30 |
Family
ID=15756718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16255084A Granted JPS6142165A (ja) | 1984-08-01 | 1984-08-01 | 半導体注入集積論理回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142165A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2718376B2 (ja) * | 1994-09-30 | 1998-02-25 | 日本電気株式会社 | 半導体集積回路およびその製造方法 |
-
1984
- 1984-08-01 JP JP16255084A patent/JPS6142165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142165A (ja) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| JP2628988B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0439788B2 (ja) | ||
| JP3128808B2 (ja) | 半導体装置 | |
| JPH01268172A (ja) | 半導体装置 | |
| JPS6133261B2 (ja) | ||
| JP2558472B2 (ja) | 半導体集積回路 | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0439787B2 (ja) | ||
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPS62291962A (ja) | ラテラル型トランジスタ | |
| JPH01187868A (ja) | 半導体装置 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0439789B2 (ja) | ||
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| KR940006674B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPS61160967A (ja) | 半導体注入集積論理回路装置 | |
| JPS6348189B2 (ja) | ||
| JPS58212171A (ja) | 半導体装置 |