JPS62291962A - ラテラル型トランジスタ - Google Patents

ラテラル型トランジスタ

Info

Publication number
JPS62291962A
JPS62291962A JP13474986A JP13474986A JPS62291962A JP S62291962 A JPS62291962 A JP S62291962A JP 13474986 A JP13474986 A JP 13474986A JP 13474986 A JP13474986 A JP 13474986A JP S62291962 A JPS62291962 A JP S62291962A
Authority
JP
Japan
Prior art keywords
region
collector
layer
emitter
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13474986A
Other languages
English (en)
Inventor
Keiji Sato
啓二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP13474986A priority Critical patent/JPS62291962A/ja
Publication of JPS62291962A publication Critical patent/JPS62291962A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 A、産業上の利用分野 本発明はラテラル型トランジスタの構造に関する。
B1発明の概要 エピタキシャル成長を2回に分けて行ない、一層目のエ
ピタキシャル成長後、コレクタ用埋込みp+層を形成し
、二層目のエピタキシャル成長後。
エミッタおよびコレクタ形成用 p+層を形成すること
によって、上下の21層を連続させ、コレクタ領域をエ
ミッタ領域よ1も深くする。
C6従来の技術 第4図は従来方式のラテラル型pnp  トランジスタ
の断面図で1図中、1はp−型半導体基板、2はn+型
埋込み層、3はn″″型エピタキシャル成長層、4は 
P+型アイソレーション領域、5はエミッタ領域、6は
コレクタ領域、7はベースコンタクト領域、Eはエミッ
タ電極、Cはコレクタ電極、Bはベース電極を表わす。
D0発明が解決しようとする問題点 第4図に示す従来方式では、高いhPRを得ることは難
しい、すなわち、エミッタ領域5 からエピタキシャル
成長層3へ注入される少数キヤ、リアのうち、コレクタ
電流となるのは、殆んどコレクタ領域6 に対向するエ
ミッタ領域5 の側面から放出されるものだけである。
さらに、ラテラル型pnp  )’ランジスタのエミッ
タ領域5およびコレクタ領域6は、npn  トランジ
スタのベースと同時に形成されるから、あまり深くでき
ない、したがって、輸送効率がさらに悪くなるという欠
点があった。
本発明の目的は、少数キャリアの輸送効率を高くし、従
来と同一のエピタキシャル成長層の不純物濃度およびベ
ース幅でも、従来より高い hFRを有するラテラル型
トランジスタを提供することである。
E0問題点を解決するための手段 上記目的を達成するために1本発明によるラテラル型ト
ランジスタはエミッタ領域よりも深いコレクタ領域を有
することを要旨とする。
本発明の有利な実施の態様においては、上記コレクタ領
域はエミッタ領域の略2倍の深さである。。
F0作用 第2図(a)、(b)は、それぞれ従来法および本発明
による方法で作成されたトランジスタにおけるエミッタ
領域 5 からコレクタ領域6 への少数キャリアの流
れを模式的に示す0図中、二重矢印はコレクタ電流とな
る少数キャリア(ホール)の流れを示し、−重矢印はベ
ース電流となる少数キャリア(ホール)の流れを示して
いる。
第2図かられかるように、コレクタ領域6 をエミッタ
領域5 に較べ深くすることによって、エミッタ領域5
 から注入される少数キャリアをより効率よくコレクタ
領域6 に収集できるため。
ベース電流を減らすことができ、高い hugのトラン
ジスタを実現することができる。
G、実施例 以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
第1図は1本発明によるラテラル型pnp  トランジ
スタの断面図で、図中、第4図と共通する引用番号は第
4図におけるものと同じか、またはそれに対応する部分
を表わす。
本発明によれば、エピタキシャル成長は2回に分けて行
なわれる。p−型半導体基板1表面のn+埋込み層2 
となる領域にn 型不純物、アイソレーション領域4 
となる領域に P型不純物を拡散させる。ついで、その
上に第1の n−型エピタキシャル成長層 3′を成長
させる。その際、前に拡散された不純物は、第1図に模
式的に示されているように、エピタキシャル成長層3′
内で上に向かっても拡散し、埋込み層を形成する。その
表面のコレクタ領域6 となる領域およびアイソレーシ
ョン領域4 に p 型不純物を拡散させる。さらに、
その上に第2の n−型エピタキシャル成長層 3 を
成長させ、その表面にアイソレーション領域4、エミッ
タ領域5、コレクタ領域6 およびベースコンタクト領
域 7を形成する。第1のエピタキシャル成長層3′の
中に拡散させられた不純物は上に向がっても拡散し、第
2のエピタキシャル成長層表面から拡散によって設けら
れた領域と一体となった領域を形成する。このようにし
て形成されたコレクタ領域6 はエミッタ領域5 より
も深く、前者の深さは後者の深さのほぼ2倍となる。
第3図は本発明の他の一つの実施の態様によるラテラル
型pnp  トランジスタの断面図で、図示のようにエ
ミッタ領域5 の直下に n+型埋込み層の突出部を設
けることによって、エミッタ底面からのホールの注入が
支配的になる。こうするとコレクタを深くした効果はさ
らに大きくなり。
余分なベース電流は低下し、hPBは高くなる。
第1図および第3図において、p+型コレクタ層 6 
は p+型エミッタ層 5 に較べ深くなっているが、
p+型コレクタ層 6 の上層がP中型エミッタ層 5
 と同一マスクで形成されている点は従来の方法と同じ
であるから、hugの制御性は従来の形状と変わらない
H5発明の詳細 な説明した通り、本発明によれば、hFflが高いラテ
ラル型トランジスタを実現することができる。さらに、
コレクタ抵抗が減少し、また、第1図に示すように、コ
レクタ用埋込みp+層を形成する際にアイソレーション
部にも埋込み 21層を形成することにより、従来のよ
うに1回の拡散でアイソレーション拡散をする必要がな
くなる。
そのため、アイソレーション部の横方向拡散が小さく、
トランジスタの寸法を小さくでき高集積化に有利である
【図面の簡単な説明】
第1図は1本発明によるラテラル型pnp  トランジ
スタの断面図、第2図はラテラル型トランジスタにおけ
るエミッタ領域からコレクタ領域への少数キャリアの流
れを模式的に示す図、第3図は本発明の他の一つの実施
の態様によるラテラル型pnp  トランジスタの断面
図、第4図は従来方式のラテラル型pnp  トランジ
スタの断面図である。 0.y・・・・・・・・・P′″型半導体基板、2・・
・・・・・・・n1型埋込み層、3.3’・・・・・・
・・・ n″″型エピタキシャル成長層、4・・・・・
・・・・ P÷型アイソレーション領域、5・・・・・
・・・・エミッタ領域、6・・・・・・・・・コレクタ
領域、7・・・・・・・・・ベースコンタクト領域、E
・・・・・・・・・エミッタ電極、C・・・・・・・・
・コレクタ電極、B・・・・・・・・・ベース電極。

Claims (2)

    【特許請求の範囲】
  1. (1) (a)エミッタ領域よりも深いコレクタ領域を有するこ
    とを特徴とするラテラル型トランジスタ。
  2. (2)上記コレクタ領域がエミッタ領域の略2倍の深さ
    であることを特徴とする、特許請求の範囲第1項記載の
    ラテラル型トランジスタ。
JP13474986A 1986-06-12 1986-06-12 ラテラル型トランジスタ Pending JPS62291962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13474986A JPS62291962A (ja) 1986-06-12 1986-06-12 ラテラル型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13474986A JPS62291962A (ja) 1986-06-12 1986-06-12 ラテラル型トランジスタ

Publications (1)

Publication Number Publication Date
JPS62291962A true JPS62291962A (ja) 1987-12-18

Family

ID=15135677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13474986A Pending JPS62291962A (ja) 1986-06-12 1986-06-12 ラテラル型トランジスタ

Country Status (1)

Country Link
JP (1) JPS62291962A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169772A (ja) * 1993-12-13 1995-07-04 Nec Corp バイポ−ラトランジスタ及びその製造方法
JP2002319590A (ja) * 2001-04-20 2002-10-31 Denso Corp 半導体装置
EP2827373A3 (en) * 2013-07-19 2015-04-29 Freescale Semiconductor, Inc. Protection device and related fabrication methods

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169772A (ja) * 1993-12-13 1995-07-04 Nec Corp バイポ−ラトランジスタ及びその製造方法
JP2653019B2 (ja) * 1993-12-13 1997-09-10 日本電気株式会社 バイポ−ラトランジスタ及びその製造方法
JP2002319590A (ja) * 2001-04-20 2002-10-31 Denso Corp 半導体装置
EP2827373A3 (en) * 2013-07-19 2015-04-29 Freescale Semiconductor, Inc. Protection device and related fabrication methods
US9543420B2 (en) 2013-07-19 2017-01-10 Nxp Usa, Inc. Protection device and related fabrication methods

Similar Documents

Publication Publication Date Title
JPS62291962A (ja) ラテラル型トランジスタ
JPH0478163A (ja) 半導体装置
JPS61160967A (ja) 半導体注入集積論理回路装置
JPH0439788B2 (ja)
JPS6092674A (ja) 定電圧ダイオ−ド
JPS60105265A (ja) 相補型半導体装置の製造方法
JPS63136660A (ja) 半導体装置とその製造法
JPH0439787B2 (ja)
JPS61164251A (ja) 半導体注入集積論理回路装置
JPH0383374A (ja) 半導体記憶装置
JPS61207066A (ja) バイポ−ラトランジスタ
JPS63293974A (ja) 半導体装置及びその製造方法
JPH01187868A (ja) 半導体装置
JPS6393154A (ja) 半導体装置
JPS6318674A (ja) 化合物半導体装置
JPH061814B2 (ja) 半導体装置
JPS5848452A (ja) I↑2l集積回路装置及びその製造方法
JPH01196173A (ja) 半導体装置
JPS62293666A (ja) 半導体集積回路装置の製造方法
JPS61242061A (ja) 半導体装置
JPH0138378B2 (ja)
JPS58212171A (ja) 半導体装置
JPS6370569A (ja) ダンパ−ダイオ−ド内蔵型トランジスタ
JPH03123033A (ja) 半導体装置
JPH0439789B2 (ja)