JPH07169772A - バイポ−ラトランジスタ及びその製造方法 - Google Patents
バイポ−ラトランジスタ及びその製造方法Info
- Publication number
- JPH07169772A JPH07169772A JP34187593A JP34187593A JPH07169772A JP H07169772 A JPH07169772 A JP H07169772A JP 34187593 A JP34187593 A JP 34187593A JP 34187593 A JP34187593 A JP 34187593A JP H07169772 A JPH07169772 A JP H07169772A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- diffusion layer
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ラテラルトランジスタの特性を改善したバイ
ポ−ラトランジスタを提供すること。 【構成】 Ｐ型半導体基板11上にＮ+埋込領域12及びＮ
型エピタキシャル領域13を有するラテラルＰＮＰ型トラ
ンジスタにおいて、コレクタ領域のコレクタＰ+拡散層1
5を、深いＰ型拡散層20を介してＮ+埋込領域12に接する
ようにし、かつ、エミッタ領域とベ−ス領域とを囲むよ
うに形成し、一方、エミッタ領域は高濃度のエミッタＰ
+拡散層14で形成した構造のトランジスタ。 【効果】 Ｎ+埋込領域12とＮ型エピタキシャル領域13
との間の内蔵電位によるホ−ルの基板側への拡散を防止
でき、エミッタからベ−スに注入されたホ−ルをコレク
タ外部側に拡散することなく効率良く収集でき、しかも
高電流での電流増幅率(ＨFE)の低下を抑制することがで
きる。
ポ−ラトランジスタを提供すること。 【構成】 Ｐ型半導体基板11上にＮ+埋込領域12及びＮ
型エピタキシャル領域13を有するラテラルＰＮＰ型トラ
ンジスタにおいて、コレクタ領域のコレクタＰ+拡散層1
5を、深いＰ型拡散層20を介してＮ+埋込領域12に接する
ようにし、かつ、エミッタ領域とベ−ス領域とを囲むよ
うに形成し、一方、エミッタ領域は高濃度のエミッタＰ
+拡散層14で形成した構造のトランジスタ。 【効果】 Ｎ+埋込領域12とＮ型エピタキシャル領域13
との間の内蔵電位によるホ−ルの基板側への拡散を防止
でき、エミッタからベ−スに注入されたホ−ルをコレク
タ外部側に拡散することなく効率良く収集でき、しかも
高電流での電流増幅率(ＨFE)の低下を抑制することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポ−ラトランジス
タおよびその製造方法に関し、特に、ラテラルトランジ
スタ特性を向上させたバイポ−ラトランジスタ及びその
製造方法に関する。
タおよびその製造方法に関し、特に、ラテラルトランジ
スタ特性を向上させたバイポ−ラトランジスタ及びその
製造方法に関する。
【０００２】
【従来の技術】従来のラテラルＰＮＰ型トランジスタに
ついて、図５及び図６に基づいて説明する。図５は従来
の一例であるラテラルＰＮＰ型トランジスタの断面図で
あり、図６は同じく従来の他の例であるラテラルＰＮＰ
型トランジスタの断面図である。
ついて、図５及び図６に基づいて説明する。図５は従来
の一例であるラテラルＰＮＰ型トランジスタの断面図で
あり、図６は同じく従来の他の例であるラテラルＰＮＰ
型トランジスタの断面図である。
【０００３】一般に用いられているラテラルＰＮＰ型ト
ランジスタは、図５に示す構造のものであり、これは、
Ｐ型シリコン基板51にＮ+型埋込領域52及びＮ型エピタ
キシャル領域53が形成されている。このＮ型エピタキシ
ャル領域53中には、Ｐ+エミッタ領域54、Ｐ+コレクタ領
域55、Ｎ+ベ−スコンタクト領域56がそれぞれ形成され
ている。
ランジスタは、図５に示す構造のものであり、これは、
Ｐ型シリコン基板51にＮ+型埋込領域52及びＮ型エピタ
キシャル領域53が形成されている。このＮ型エピタキシ
ャル領域53中には、Ｐ+エミッタ領域54、Ｐ+コレクタ領
域55、Ｎ+ベ−スコンタクト領域56がそれぞれ形成され
ている。
【０００４】また、これらの外周には、下面Ｐ+分離領
域57及び上面Ｐ+分離領域58が形成され、電気的な素子
分離を行っている。なお、図５中の59は保護膜であり、
この保護膜59のコンタクトホ−ルを通じて各領域54、5
5、56に導通するエミッタ電極60、コレクタ電極61、ベ
−ス電極62が形成されている。
域57及び上面Ｐ+分離領域58が形成され、電気的な素子
分離を行っている。なお、図５中の59は保護膜であり、
この保護膜59のコンタクトホ−ルを通じて各領域54、5
5、56に導通するエミッタ電極60、コレクタ電極61、ベ
−ス電極62が形成されている。
【０００５】この図５に示すラテラルＰＮＰ型トランジ
スタは、上記した構造とすることにより、エミッタから
ベ−スに注入されたホ−ルは、横方向に拡散してコレク
タに収集され、ラテラルトランジスタとして動作する。
スタは、上記した構造とすることにより、エミッタから
ベ−スに注入されたホ−ルは、横方向に拡散してコレク
タに収集され、ラテラルトランジスタとして動作する。
【０００６】ところで、上記図５に示す構造のラテラル
トランジスタでは、Ｐ+エミッタ領域54及びＰ+コレクタ
領域55の各Ｐ+拡散層は、ＮＰＮベ−ス拡散層形成工程
で形成されるので、その接合深さは浅く、実効的なエミ
ッタ−コレクタの対向面積が小さい。このため、エミッ
タから注入されたホ−ルのコレクタにおける収集効率が
低く、その結果として、電流増幅率(以下“ＨFE”と略
記する)が低く、かつ、高電流でのＨFEの低下が大きい
という問題があった。
トランジスタでは、Ｐ+エミッタ領域54及びＰ+コレクタ
領域55の各Ｐ+拡散層は、ＮＰＮベ−ス拡散層形成工程
で形成されるので、その接合深さは浅く、実効的なエミ
ッタ−コレクタの対向面積が小さい。このため、エミッ
タから注入されたホ−ルのコレクタにおける収集効率が
低く、その結果として、電流増幅率(以下“ＨFE”と略
記する)が低く、かつ、高電流でのＨFEの低下が大きい
という問題があった。
【０００７】上記問題点を解決するため、図６に示す構
造のラテラルＰＮＰトランジスタが提案されている。こ
れは、図６に示すように、エミッタ領域54及びコレクタ
領域55の深さが共に、その下層の埋込領域52にまで延び
ている構造のラテラルトランジスタである(特公開平3−
159245号公報参照)。
造のラテラルＰＮＰトランジスタが提案されている。こ
れは、図６に示すように、エミッタ領域54及びコレクタ
領域55の深さが共に、その下層の埋込領域52にまで延び
ている構造のラテラルトランジスタである(特公開平3−
159245号公報参照)。
【０００８】即ち、図６に示す構造のラテラルＰＮＰト
ランジスタは、エミッタから注入されたホ−ルの収集効
率を高めることを意図したものであって、エミッタ領域
54及びコレクタ領域55をＰ+拡散層63とＰ+埋込層領域64
とで形成し、エミッタとコレクタの対向面積を増した構
造のものである。なお、図６中の他の符号は、前記図５
と同一であるので、その説明を省略する。
ランジスタは、エミッタから注入されたホ−ルの収集効
率を高めることを意図したものであって、エミッタ領域
54及びコレクタ領域55をＰ+拡散層63とＰ+埋込層領域64
とで形成し、エミッタとコレクタの対向面積を増した構
造のものである。なお、図６中の他の符号は、前記図５
と同一であるので、その説明を省略する。
【０００９】
【発明が解決しようとする課題】ところで、図６に示す
従来構造のラテラルトランジスタによれば、エピタキシ
ャル成長のオ−トド−プや製造過程の高温熱処理などに
より、Ｐ+埋込層領域64は、Ｐ型シリコン基板51表面側
にかなり拡散している。また、それと同時にこのＰ+埋
込層領域64は、横方向にも拡散する。そのため、ベ−ス
幅に相当するエミッタ領域54とコレクタ領域55との距離
を予め大きくしておく必要がある。
従来構造のラテラルトランジスタによれば、エピタキシ
ャル成長のオ−トド−プや製造過程の高温熱処理などに
より、Ｐ+埋込層領域64は、Ｐ型シリコン基板51表面側
にかなり拡散している。また、それと同時にこのＰ+埋
込層領域64は、横方向にも拡散する。そのため、ベ−ス
幅に相当するエミッタ領域54とコレクタ領域55との距離
を予め大きくしておく必要がある。
【００１０】このようにエミッタ領域54及びコレクタ領
域55の配置を決めた場合、エミッタ領域54の拡散層、ベ
−ス幅、コレクタ領域55の拡散層のそれぞれの面積が大
きくなることから、高電流を流す場合、該面積と同一面
積となるように、前記図５で示したラテラルＰＮＰトラ
ンジスタを複数個並べたときにおけるその効果と変わら
なくなるという問題がある。
域55の配置を決めた場合、エミッタ領域54の拡散層、ベ
−ス幅、コレクタ領域55の拡散層のそれぞれの面積が大
きくなることから、高電流を流す場合、該面積と同一面
積となるように、前記図５で示したラテラルＰＮＰトラ
ンジスタを複数個並べたときにおけるその効果と変わら
なくなるという問題がある。
【００１１】その上、Ｐ+エミッタ領域54の底面が大き
な面積でＮ+埋込領域52と接しているため、このＮ+埋込
領域52へのキャリアの注入が過大となり、ベ−ス電流が
増大し、キャリアの収集効率をあげた割りには、ＨFEが
高くならないという問題がある。
な面積でＮ+埋込領域52と接しているため、このＮ+埋込
領域52へのキャリアの注入が過大となり、ベ−ス電流が
増大し、キャリアの収集効率をあげた割りには、ＨFEが
高くならないという問題がある。
【００１２】また、ベ−ス幅を決定する要因として、コ
レクタ領域55のＰ+拡散層63(又はエミッタ領域54のＰ+
拡散層63)とＰ+埋込層領域64との距離も加わることにな
る。一般にエピタキシャル成長では、膜厚面方位等によ
るパタ−ンのズレ、即ち、基板表面から見たＰ+埋込層
領域64とコレクタ領域55のＰ+拡散層63との位置ズレが
起こり、更に、Ｐ+埋込層領域64とコレクタ領域55のＰ+
拡散層63とのマスク重ね合わせのズレも生じる。
レクタ領域55のＰ+拡散層63(又はエミッタ領域54のＰ+
拡散層63)とＰ+埋込層領域64との距離も加わることにな
る。一般にエピタキシャル成長では、膜厚面方位等によ
るパタ−ンのズレ、即ち、基板表面から見たＰ+埋込層
領域64とコレクタ領域55のＰ+拡散層63との位置ズレが
起こり、更に、Ｐ+埋込層領域64とコレクタ領域55のＰ+
拡散層63とのマスク重ね合わせのズレも生じる。
【００１３】ラテラルＰＮＰトランジスタの場合、ＨFE
を大きくするため、ベ−ス幅は、限界まで小さくする必
要があるが、上記エピタキシャル層のパタ−ンのズレ及
びマスク重ね合わせズレが生じると、ベ−ス幅が場合に
よっては、設計値よりも小さな値となり、コレクタ−エ
ミッタ間でパンチスル−を起こし、トランジスタとして
の動作を満足することができなくなるという問題が生じ
る。また、コレクタ領域55、エミッタ領域54の深い拡散
層どうしが対向すると、エピタキシャル層内部の深い部
分でのパンチスル−が起こりやすくなるという問題があ
る。
を大きくするため、ベ−ス幅は、限界まで小さくする必
要があるが、上記エピタキシャル層のパタ−ンのズレ及
びマスク重ね合わせズレが生じると、ベ−ス幅が場合に
よっては、設計値よりも小さな値となり、コレクタ−エ
ミッタ間でパンチスル−を起こし、トランジスタとして
の動作を満足することができなくなるという問題が生じ
る。また、コレクタ領域55、エミッタ領域54の深い拡散
層どうしが対向すると、エピタキシャル層内部の深い部
分でのパンチスル−が起こりやすくなるという問題があ
る。
【００１４】本発明は、前記した各問題点に鑑み成され
たものであって、その目的は、前記各問題点を解消し、
特にラテラルトランジスタ特性を向上させたバイポ−ラ
トランジスタ及びその製造方法を提供することにある。
詳細には、本発明は、Ｎ型埋込領域とＮ型エピタキシャ
ル領域との間の内蔵電位によるホ−ルの基板側への拡散
を防止でき、エミッタからベ−スに注入されたホ−ルを
コレクタ外部側に拡散することなく効率良く収集でき、
しかも高電流でのＨFEの低下を抑制することができるバ
イポ−ラトランジスタ及びその製造方法を提供すること
を目的とする。
たものであって、その目的は、前記各問題点を解消し、
特にラテラルトランジスタ特性を向上させたバイポ−ラ
トランジスタ及びその製造方法を提供することにある。
詳細には、本発明は、Ｎ型埋込領域とＮ型エピタキシャ
ル領域との間の内蔵電位によるホ−ルの基板側への拡散
を防止でき、エミッタからベ−スに注入されたホ−ルを
コレクタ外部側に拡散することなく効率良く収集でき、
しかも高電流でのＨFEの低下を抑制することができるバ
イポ−ラトランジスタ及びその製造方法を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明のバイポ−ラトラ
ンジスタは、Ｐ型基板上のＮ+埋込層を有するＮ型エピ
タキシャル層上に、Ｎ+埋込層に到達する深いＰ型拡散
層と浅いＰ+拡散層を有し、コレクタ領域には、少なく
とも深いＰ型拡散層を有し、エミッタ領域には浅いＰ+
拡散層を有する構造からなり、これによって前記目的と
するバイポ−ラトランジスタを提供するものである。
ンジスタは、Ｐ型基板上のＮ+埋込層を有するＮ型エピ
タキシャル層上に、Ｎ+埋込層に到達する深いＰ型拡散
層と浅いＰ+拡散層を有し、コレクタ領域には、少なく
とも深いＰ型拡散層を有し、エミッタ領域には浅いＰ+
拡散層を有する構造からなり、これによって前記目的と
するバイポ−ラトランジスタを提供するものである。
【００１６】即ち、本発明のバイポ−ラトランジスタ
は、「Ｐ型半導体基板上に、Ｎ型埋込領域、(又はＰ型
埋込領域)、Ｎ型エピタキシャル領域を有し、前記エピ
タキシャル領域に、Ｎ型埋込領域に到達するＰ型拡散層
と高濃度Ｐ型拡散層と絶縁領域のＰ型拡散層(又は絶縁
領域の前記Ｐ型埋込領域に到達するＰ型拡散層)とを有
し、前記高濃度Ｐ型拡散層は、エミッタ領域を形成し、
Ｎ型埋込拡散層に到達するＰ型拡散層は、Ｎ型埋込領域
に接しながらエミッタ領域、ベ−ス領域を囲むようにコ
レクタ領域を形成することを特徴とするバイポ−ラトラ
ンジスタ。」を要旨とする。
は、「Ｐ型半導体基板上に、Ｎ型埋込領域、(又はＰ型
埋込領域)、Ｎ型エピタキシャル領域を有し、前記エピ
タキシャル領域に、Ｎ型埋込領域に到達するＰ型拡散層
と高濃度Ｐ型拡散層と絶縁領域のＰ型拡散層(又は絶縁
領域の前記Ｐ型埋込領域に到達するＰ型拡散層)とを有
し、前記高濃度Ｐ型拡散層は、エミッタ領域を形成し、
Ｎ型埋込拡散層に到達するＰ型拡散層は、Ｎ型埋込領域
に接しながらエミッタ領域、ベ−ス領域を囲むようにコ
レクタ領域を形成することを特徴とするバイポ−ラトラ
ンジスタ。」を要旨とする。
【００１７】また、本発明のバイポ−ラトランジスタの
製造方法は、(1) Ｐ型半導体基板上に、拡散又はイオン
注入法によりＮ型埋込層領域を形成し、更に、Ｎ型エピ
タキシャル領域を形成する工程、(2) 前記Ｎ型エピタキ
シャル領域に、拡散又はイオン注入法によりＰ型絶縁拡
散層、浅いＰ型拡散層、深いＰ型拡散層を同時に又は別
々に形成する工程、(3) エミッタ領域及びコレクタ領域
にイオン注入法によりエミッタＰ+拡散層及びコレクタ
Ｐ+拡散層を同時に又は別々に形成する工程、(4) ベ−
スコンタクト領域にベ−スコンタクトＮ型拡散層を形成
する工程、を含むことを特徴とするバイポ−ラトランジ
スタの製造方法。を要旨とする。
製造方法は、(1) Ｐ型半導体基板上に、拡散又はイオン
注入法によりＮ型埋込層領域を形成し、更に、Ｎ型エピ
タキシャル領域を形成する工程、(2) 前記Ｎ型エピタキ
シャル領域に、拡散又はイオン注入法によりＰ型絶縁拡
散層、浅いＰ型拡散層、深いＰ型拡散層を同時に又は別
々に形成する工程、(3) エミッタ領域及びコレクタ領域
にイオン注入法によりエミッタＰ+拡散層及びコレクタ
Ｐ+拡散層を同時に又は別々に形成する工程、(4) ベ−
スコンタクト領域にベ−スコンタクトＮ型拡散層を形成
する工程、を含むことを特徴とするバイポ−ラトランジ
スタの製造方法。を要旨とする。
【００１８】
【実施例】以下、図１〜図４に基づいて本発明を詳細に
説明する。図１〜図３は、本発明の第１の実施例(実施
例１)を説明するための図であり、図４は、本発明の第
２の実施例(実施例２)を説明するための図である。な
お、以下の実施例１及び２では、ＰＮＰ型トランジスタ
について説明するが、本発明は、これにのみ限定される
ものではなく、ＮＰＮ型トランジスタにも適用でき、こ
れも本発明に包含されるものである。
説明する。図１〜図３は、本発明の第１の実施例(実施
例１)を説明するための図であり、図４は、本発明の第
２の実施例(実施例２)を説明するための図である。な
お、以下の実施例１及び２では、ＰＮＰ型トランジスタ
について説明するが、本発明は、これにのみ限定される
ものではなく、ＮＰＮ型トランジスタにも適用でき、こ
れも本発明に包含されるものである。
【００１９】（実施例１）図１は、本発明の第１の実施
例(実施例１)を示すバイポ−ラトランジスタの断面図
(図２のＡ−Ａ線断面図)であり、図２は、その平面図で
ある。
例(実施例１)を示すバイポ−ラトランジスタの断面図
(図２のＡ−Ａ線断面図)であり、図２は、その平面図で
ある。
【００２０】本実施例１のバイポ−ラトランジスタ10
は、図１及び図２に示すように、Ｐ型半導体基板11上に
Ｎ+埋込領域12及びＮ型エピタキシャル領域13が形成さ
れており、その外周には 、半導体素子の電気的絶縁の
ためのＰ型絶縁拡散層19がＰ型半導体基板11に達するよ
うに形成されている。
は、図１及び図２に示すように、Ｐ型半導体基板11上に
Ｎ+埋込領域12及びＮ型エピタキシャル領域13が形成さ
れており、その外周には 、半導体素子の電気的絶縁の
ためのＰ型絶縁拡散層19がＰ型半導体基板11に達するよ
うに形成されている。
【００２１】このＰ型絶縁拡散層19間のエピタキシャル
領域13には、エミッタＰ+拡散層14、コレクタＰ+拡散層
15、及びＮ+埋込領域12に達する深いＰ型拡散層20がそ
れぞれ形成されている。また、エピタキシャル領域13に
は、ベ−スコンタクトＮ型拡散層16が形成されている。
領域13には、エミッタＰ+拡散層14、コレクタＰ+拡散層
15、及びＮ+埋込領域12に達する深いＰ型拡散層20がそ
れぞれ形成されている。また、エピタキシャル領域13に
は、ベ−スコンタクトＮ型拡散層16が形成されている。
【００２２】更に、層間膜21のコンタクトホ−ルを通じ
て各拡散層14、15、16に導通するエミッタ電極22、コレ
クタ電極23、ベ−ス電極24が形成されている。本実施例
１は、このような構造のバイポ−ラトランジスタ10であ
る。
て各拡散層14、15、16に導通するエミッタ電極22、コレ
クタ電極23、ベ−ス電極24が形成されている。本実施例
１は、このような構造のバイポ−ラトランジスタ10であ
る。
【００２３】次に、このバイポ−ラトランジスタ10の製
造方法について、図３を用いて説明する。図３は、上記
実施例１のバイポ−ラトランジスタの製造方法を説明す
るための図であって、工程Ａ〜工程Ｃよりなる工程順断
面図である。
造方法について、図３を用いて説明する。図３は、上記
実施例１のバイポ−ラトランジスタの製造方法を説明す
るための図であって、工程Ａ〜工程Ｃよりなる工程順断
面図である。
【００２４】まず、図３工程Ａに示すように、Ｐ型半導
体基板11上に拡散又はイオン注入法によりＮ+埋込領域1
2を形成し、続いて、Ｎ型エピタキシャル領域13を堆積
した後、拡散又はイオン注入法によりＰ型絶縁拡散層19
及び深いＰ型拡散層20を同時に形成する。なお、本発明
において、このＰ型絶縁拡散層領域19と深いＰ型拡散層
20とを別々に形成することもできる。
体基板11上に拡散又はイオン注入法によりＮ+埋込領域1
2を形成し、続いて、Ｎ型エピタキシャル領域13を堆積
した後、拡散又はイオン注入法によりＰ型絶縁拡散層19
及び深いＰ型拡散層20を同時に形成する。なお、本発明
において、このＰ型絶縁拡散層領域19と深いＰ型拡散層
20とを別々に形成することもできる。
【００２５】上記Ｐ型絶縁拡散層19の形成は、例えば1.
4μｍのＮ型エピタキシャル層領域13の場合、イオン注
入法によればボロンのイオン注入を３回に分け、それぞ
れ700keV、300keV、100keVのエネルギ−で各5×1012〜1
×1013cm-2のド−スとし、その後、ボロンの活性化及び
拡散のため1000℃で60分間程度のアニ−ルを行う。
4μｍのＮ型エピタキシャル層領域13の場合、イオン注
入法によればボロンのイオン注入を３回に分け、それぞ
れ700keV、300keV、100keVのエネルギ−で各5×1012〜1
×1013cm-2のド−スとし、その後、ボロンの活性化及び
拡散のため1000℃で60分間程度のアニ−ルを行う。
【００２６】次に、図３工程Ｂに示すように、エミッタ
領域及びコレクタ領域にイオン注入法によりエミッタＰ
+拡散層14及びコレクタＰ+拡散層15を形成する。本発明
では、このＰ+拡散層14及び15を同時に形成するのが好
ましい。なお、先の工程(図３工程Ａ)で形成した深いＰ
型拡散層20がコレクタＰ+拡散層15に比べてエミッタよ
り離れて配置されているのは、ベ−ス幅の決定を容易に
するためである。
領域及びコレクタ領域にイオン注入法によりエミッタＰ
+拡散層14及びコレクタＰ+拡散層15を形成する。本発明
では、このＰ+拡散層14及び15を同時に形成するのが好
ましい。なお、先の工程(図３工程Ａ)で形成した深いＰ
型拡散層20がコレクタＰ+拡散層15に比べてエミッタよ
り離れて配置されているのは、ベ−ス幅の決定を容易に
するためである。
【００２７】次に、図３工程Ｃに示すように、ベ−スコ
ンタクト領域にベ−スコンタクトＮ型拡散層16を形成
し、基板表面に層間膜21を堆積する。その後、層間膜21
にコンタクトホ−ルを開口し、金属電極(エミッタ電極2
2、コレクタ電極23、ベ−ス電極24)を形成することによ
り、前記した図１及び図２に示す構造のバイポ−ラトラ
ンジスタを得る。
ンタクト領域にベ−スコンタクトＮ型拡散層16を形成
し、基板表面に層間膜21を堆積する。その後、層間膜21
にコンタクトホ−ルを開口し、金属電極(エミッタ電極2
2、コレクタ電極23、ベ−ス電極24)を形成することによ
り、前記した図１及び図２に示す構造のバイポ−ラトラ
ンジスタを得る。
【００２８】（実施例２）図４は、本発明の第２の実施
例(実施例２)を示すバイポ−ラトランジスタの断面図で
ある。
例(実施例２)を示すバイポ−ラトランジスタの断面図で
ある。
【００２９】本実施例２のバイポ−ラトランジスタ30
は、図４に示すように、Ｐ型半導体基板31上にＮ+型埋
込領域32、Ｐ+埋込領域37及びＮ型エピタキシャル領域3
3が形成されており、また、半導体素子の電気的絶縁の
ための絶縁領域には、Ｐ型絶縁拡散層38が前記Ｐ+型埋
込領域37に到達するように形成されている。
は、図４に示すように、Ｐ型半導体基板31上にＮ+型埋
込領域32、Ｐ+埋込領域37及びＮ型エピタキシャル領域3
3が形成されており、また、半導体素子の電気的絶縁の
ための絶縁領域には、Ｐ型絶縁拡散層38が前記Ｐ+型埋
込領域37に到達するように形成されている。
【００３０】上記Ｐ型絶縁拡散層38の絶縁領域間にある
エピタキシャル領域33には、エミッタＰ+拡散層34、コ
レクタＰ+拡散層35、及びＮ+型埋込領域32に達する深い
Ｐ型拡散層40がそれぞれ形成されている。また、エピタ
キシャル領域33には、ベ−スコンタクトＮ型拡散層36が
形成されている。更に、層間膜41のコンタクトホ−ルを
通じて各拡散層34、35、36に導通するエミッタ電極42、
コレクタ電極43、ベ−ス電極44が形成されている。
エピタキシャル領域33には、エミッタＰ+拡散層34、コ
レクタＰ+拡散層35、及びＮ+型埋込領域32に達する深い
Ｐ型拡散層40がそれぞれ形成されている。また、エピタ
キシャル領域33には、ベ−スコンタクトＮ型拡散層36が
形成されている。更に、層間膜41のコンタクトホ−ルを
通じて各拡散層34、35、36に導通するエミッタ電極42、
コレクタ電極43、ベ−ス電極44が形成されている。
【００３１】本実施例２のバイポ−ラトランジスタ30に
おけるＮ+型埋込領域32に達する深いＰ型拡散層40につ
いて説明すると、この深いＰ型拡散層40の深さは、エピ
タキシャル領域33の濃度：1015〜1016cm-3、厚さ：1.4
μｍの場合、0.7μｍ以上あれば固体濃度：1018〜1020c
m-3のＮ+型埋込領域32と接することが可能で、かつ前記
Ｐ+埋込領域37にも到達する。
おけるＮ+型埋込領域32に達する深いＰ型拡散層40につ
いて説明すると、この深いＰ型拡散層40の深さは、エピ
タキシャル領域33の濃度：1015〜1016cm-3、厚さ：1.4
μｍの場合、0.7μｍ以上あれば固体濃度：1018〜1020c
m-3のＮ+型埋込領域32と接することが可能で、かつ前記
Ｐ+埋込領域37にも到達する。
【００３２】この深いＰ型拡散層40を形成するには、例
えばイオン注入法を用いるならば、エネルギ−300keVと
100keVの２回のイオン注入により、それぞれ3×1012〜1
×1013のド−スでボロンを注入し、熱処理を施すのが好
ましい。
えばイオン注入法を用いるならば、エネルギ−300keVと
100keVの２回のイオン注入により、それぞれ3×1012〜1
×1013のド−スでボロンを注入し、熱処理を施すのが好
ましい。
【００３３】本実施例２では、図４に示すように、コレ
クタ領域のコレクタＰ+拡散層35が深いＰ型拡散層40に
包含されているが、これは、ベ−ス幅の製造バラツキを
許容し、ベ−ス幅を大きくすれば、ＨFEのわずかな低下
は見られるものの、トランジスタの特性の改善効果は明
らかである。
クタ領域のコレクタＰ+拡散層35が深いＰ型拡散層40に
包含されているが、これは、ベ−ス幅の製造バラツキを
許容し、ベ−ス幅を大きくすれば、ＨFEのわずかな低下
は見られるものの、トランジスタの特性の改善効果は明
らかである。
【００３４】
【発明の効果】以上詳記したとおり、本発明は、Ｎ型埋
込領域を有するＮ型エピタキシャル領域上のコレクタ領
域に、Ｎ型埋込領域に到達するコレクタＰ型拡散層を、
エミッタを囲むように形成し、エミッタ領域には、ホ−
ルの注入源となるエミッタＰ型拡散層を形成した構造を
有しているので、Ｎ型埋込領域とＮ型エピタキシャル領
域との間の内蔵電位によるホ−ルの基板側への拡散を防
止する効果が生じる。
込領域を有するＮ型エピタキシャル領域上のコレクタ領
域に、Ｎ型埋込領域に到達するコレクタＰ型拡散層を、
エミッタを囲むように形成し、エミッタ領域には、ホ−
ルの注入源となるエミッタＰ型拡散層を形成した構造を
有しているので、Ｎ型埋込領域とＮ型エピタキシャル領
域との間の内蔵電位によるホ−ルの基板側への拡散を防
止する効果が生じる。
【００３５】更に、本発明では、コレクタ領域のコレク
タＰ型拡散層は、Ｎ型埋込領域と接しながらエミッタ領
域を取り囲んでいるため、エミッタからベ−スに注入さ
れたホ−ルは、コレクタ外部側に拡散することなく効率
良く収集される効果が生じ、その上、ＨFEが従来のもの
に比べ20〜30％向上し、しかも高電流でのＨFEの低下を
抑制することができるという顕著な効果が生じる。
タＰ型拡散層は、Ｎ型埋込領域と接しながらエミッタ領
域を取り囲んでいるため、エミッタからベ−スに注入さ
れたホ−ルは、コレクタ外部側に拡散することなく効率
良く収集される効果が生じ、その上、ＨFEが従来のもの
に比べ20〜30％向上し、しかも高電流でのＨFEの低下を
抑制することができるという顕著な効果が生じる。
【図１】本発明の第１の実施例(実施例１)であるバイポ
−ラトランジスタの断面図(図２のＡ−Ａ線断面図)。
−ラトランジスタの断面図(図２のＡ−Ａ線断面図)。
【図２】図１のバイポ−ラトランジスタの平面図。
【図３】本発明の第１の実施例(実施例１)のバイポ−ラ
トランジスタの製造方法を説明するための図であって、
工程Ａ〜工程Ｃよりなる工程順断面図。
トランジスタの製造方法を説明するための図であって、
工程Ａ〜工程Ｃよりなる工程順断面図。
【図４】本発明の第２の実施例(実施例２)であるバイポ
−ラトランジスタの断面図。
−ラトランジスタの断面図。
【図５】従来の一例であるラテラルＰＮＰ型トランジス
タの断面図。
タの断面図。
【図６】従来の他の例であるラテラルＰＮＰ型トランジ
スタの断面図。
スタの断面図。
１０ バイポ−ラトランジスタ １１ Ｐ型半導体基板 １２ Ｎ+埋込領域 １３ Ｎ型エピタキシャル領域 １４ エミッタＰ+拡散層 １５ コレクタＰ+拡散層 １６ ベ−スコンタクトＮ型拡散層 １９ Ｐ型絶縁拡散層 ２０ Ｐ型拡散層 ２１ 層間膜 ２２ エミッタ電極 ２３ コレクタ電極 ２４ ベ−ス電極 ３０ バイポ−ラトランジスタ ３１ Ｐ型半導体基板 ３２ Ｎ+型埋込領域 ３３ Ｎ型エピタキシャル領域 ３４ エミッタＰ+拡散層 ３５ コレクタＰ+拡散層 ３６ ベ−スコンタクトＮ型拡散層 ３７ Ｐ+埋込領域 ３８ Ｐ型絶縁拡散層 ４０ 深いＰ型拡散層 ４１ 層間膜 ４２ エミッタ電極 ４３ コレクタ電極 ４４ ベ−ス電極 ５１ Ｐ型シリコン基板 ５２ Ｎ+型埋込領域 ５３ Ｎ型エピタキシャル領域 ５４ Ｐ+エミッタ領域 ５５ Ｐ+コレクタ領域 ５６ Ｎ+ベ−スコンタクト領域 ５７ 下面Ｐ+分離領域 ５８ 上面Ｐ+分離領域 ５９ 保護膜 ６０ エミッタ電極 ６１ コレクタ電極 ６２ ベ−ス電極 ６３ Ｐ+拡散層 ６４ Ｐ+埋込層領域
Claims (4)
- 【請求項１】 Ｐ型半導体基板上に、Ｎ型埋込領域、Ｎ
型エピタキシャル領域を有し、前記エピタキシャル領域
に、Ｎ型埋込領域に到達するＰ型拡散層と高濃度Ｐ型拡
散層と絶縁領域のＰ型拡散層とを有し、前記高濃度Ｐ型
拡散層は、エミッタ領域を形成し、Ｎ型埋込領域に到達
するＰ型拡散層は、Ｎ型埋込領域に接しながらエミッタ
領域、ベ−ス領域を囲むようにコレクタ領域を形成する
ことを特徴とするバイポ−ラトランジスタ。 - 【請求項２】 Ｐ型半導体基板上に、Ｎ型埋込領域、Ｐ
型埋込領域、Ｎ型エピタキシャル領域を有し、前記エピ
タキシャル領域に、Ｎ型埋込領域に到達するＰ型拡散層
と高濃度Ｐ型拡散層と絶縁領域の前記Ｐ型埋込領域に到
達するＰ型拡散層とを有し、前記高濃度Ｐ型拡散層は、
エミッタ領域を形成し、Ｎ型埋込拡散層に到達するＰ型
拡散層は、Ｎ型埋込領域に接しながらエミッタ領域、ベ
−ス領域を囲むようにコレクタ領域を形成することを特
徴とするバイポ−ラトランジスタ。 - 【請求項３】 前記コレクタ領域のＰ型拡散層が、Ｎ型
埋込領域に到達するＰ型拡散層に包含されていることを
特徴とする請求項１又は請求項２記載のバイポ−ラトラ
ンジスタ。 - 【請求項４】 (1)Ｐ型半導体基板上に、拡散又はイオ
ン注入法によりＮ型埋込層領域を形成し、更に、Ｎ型エ
ピタキシャル領域を形成する工程、 (2)前記Ｎ型エピタキシャル領域に、拡散又はイオン注
入法によりＰ型絶縁拡散層、浅いＰ型拡散層、深いＰ型
拡散層を同時に又は別々に形成する工程、 (3)エミッタ領域及びコレクタ領域にイオン注入法によ
りエミッタＰ+拡散層及びコレクタＰ+拡散層を同時に又
は別々に形成する工程、 (4)ベ−スコンタクト領域にベ−スコンタクトＮ型拡散
層を形成する工程、 を含むことを特徴とするバイポ−ラトランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341875A JP2653019B2 (ja) | 1993-12-13 | 1993-12-13 | バイポ−ラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341875A JP2653019B2 (ja) | 1993-12-13 | 1993-12-13 | バイポ−ラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169772A true JPH07169772A (ja) | 1995-07-04 |
| JP2653019B2 JP2653019B2 (ja) | 1997-09-10 |
Family
ID=18349429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5341875A Expired - Lifetime JP2653019B2 (ja) | 1993-12-13 | 1993-12-13 | バイポ−ラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653019B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459130C (zh) * | 2003-09-18 | 2009-02-04 | Atmel德国有限公司 | 半导体结构及其应用、尤其是限制过电压的应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990957A (ja) * | 1982-11-16 | 1984-05-25 | Toko Inc | ラテラルｐｎｐトランジスタとその製造方法 |
| JPS62291962A (ja) * | 1986-06-12 | 1987-12-18 | Clarion Co Ltd | ラテラル型トランジスタ |
-
1993
- 1993-12-13 JP JP5341875A patent/JP2653019B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990957A (ja) * | 1982-11-16 | 1984-05-25 | Toko Inc | ラテラルｐｎｐトランジスタとその製造方法 |
| JPS62291962A (ja) * | 1986-06-12 | 1987-12-18 | Clarion Co Ltd | ラテラル型トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459130C (zh) * | 2003-09-18 | 2009-02-04 | Atmel德国有限公司 | 半导体结构及其应用、尤其是限制过电压的应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2653019B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916083A (en) | High performance sidewall emitter transistor | |
| US4066473A (en) | Method of fabricating high-gain transistors | |
| US20040048428A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JP2653019B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPS6342169A (ja) | ｎｐｎバイポ−ラ・トランジスタとその製法 | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JP3068510B2 (ja) | 半導体装置 | |
| US7465638B2 (en) | Bipolar transistor and fabricating method thereof | |
| JPS59211270A (ja) | 縦型ｐｎｐトランジスタ | |
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0294527A (ja) | 半導体装置 | |
| JPH0621367A (ja) | 半導体集積回路 | |
| JPS5837958A (ja) | 半導体装置 | |
| JPS63241963A (ja) | 横型バイポ−ラトランジスタの製造方法 | |
| JP2002076132A (ja) | 半導体装置およびその製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPS6132460A (ja) | 半導体注入集積論理回路装置の製造方法 |