JP5031985B2 - 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス - Google Patents

多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス Download PDF

Info

Publication number
JP5031985B2
JP5031985B2 JP2004510005A JP2004510005A JP5031985B2 JP 5031985 B2 JP5031985 B2 JP 5031985B2 JP 2004510005 A JP2004510005 A JP 2004510005A JP 2004510005 A JP2004510005 A JP 2004510005A JP 5031985 B2 JP5031985 B2 JP 5031985B2
Authority
JP
Japan
Prior art keywords
region
regions
body contact
source
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004510005A
Other languages
English (en)
Other versions
JP2005530337A (ja
Inventor
ブランチャード、リチャード、エー．
Original Assignee
ゼネラル セミコンダクター，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル セミコンダクター，インク． filed Critical ゼネラル セミコンダクター，インク．
Publication of JP2005530337A publication Critical patent/JP2005530337A/ja
Application granted granted Critical
Publication of JP5031985B2 publication Critical patent/JP5031985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

金属酸化膜半導体電界効果トランジスタ(metal oxide semiconductor field effect transistor：以下、ＭＯＳＦＥＴ又はＭＯＳＦＥＴデバイスともいう。）は、通常、ソース、ゲート、ドレインの３つの個別の端子を備えるデバイスである。これらのデバイスでは、通常、ソース領域とボディ領域は、互いに短絡される。
ここで、他の設計として、第４の端子であるボディ端子を備えるＭＯＳＦＥＴデバイスもある。一般的な４端子ＭＯＳＦＥＴ構造を図１に示す。この構造は、ｐ＋ボディコンタクト領域１０３を有するｐボディ領域１０２と、ｎ＋ソース領域１０４と、ｎ＋ドレイン領域１０６と、不純物がドープされた多結晶シリコン（以下、ドープトポリシリコンともいう。）である導電領域１０８及びゲート誘電体層１０９からなるゲート領域とを備える。導電領域１０８の上には、絶縁層１１０が配設されている。
多くの用途において、全ての条件下で、ソースに対するボディの電圧を制御することが重要である。例えば、当分野で周知の通り、ＭＯＳＦＥＴデバイスは、固有の寄生バイポーラトランジスタを含む。例えば、図１に示す具体例では、固有の寄生バイポーラＮＰＮトランジスタは、エミッタとなるｎ型のソース領域１０４と、ベースとなるｐボディ領域１０２と、コレクタとなるｎ型のドレイン領域１０６とから構成される。この寄生的なＮＰＮトランジスタは、ＭＯＳＦＥＴ内のソース−ボディ間の電圧がソース−ボディ間に存在するＰＮ接合の順方向電圧を超えた場合にアクティブになる。寄生トランジスタがアクティブとなると、ラッチバック（latchback）を引き起こし、期待されるＭＯＳＦＥＴの動作及びＭＯＳＦＥＴを含む回路の動作を妨げる。
デバイス内に独立したボディコンタクトを設けることによって、ソースに対するボディの電圧を制御できる。デバイスのソース端子及びドレイン端子のそれぞれの役割を交換して、ある時は一方の方向に電流を流し、他の時には逆の方向の電流を流すこともできる。いずれの場合も、デバイス内の寄生トランジスタの悪影響を抑制できる。
大きな電流を供給し又は高速なスイッチングを実現する用途のＭＯＳＦＥＴデバイスにおいては、ボディコンタクトの数及びその位置は、ラッチバックを防ぐために重要であり、したがって、デバイスを正常に動作させるために重要である。個々の独立したボディコンタクトを有するＭＯＳＦＥＴデバイスに関する様々な幾何学的形状が提案されている。例えば、ＭＯＳＦＥＴアレーの境界や、このアレーの領域の間にボディコンタクト領域を配設するセル形状が提案されている。他に、個々のボディコンタクト領域を有し、ソース領域とドレイン領域を櫛形に構成した構成も提案されている。
本発明の目的は、ボディコンタクト領域をソース領域とドレイン領域に近接して設けることができるＭＯＳＦＥＴデバイスの特に効果的な設計を提供することである。
本発明に係る金属酸化膜半導体電界効果トランジスタは、（ａ）ボディ領域と、（ｂ）複数のボディコンタクト領域と、（ｃ）複数のソース領域と、（ｄ）複数のドレイン領域と、（ｅ）上記複数のソース領域、上記複数のドレイン領域、上記複数のボディコンタクト領域のための開口を有する連続した領域からなるゲート領域とを備え、上面側から見ると、ソース領域及びドレイン領域は、直交する行と列に配列され、ボディコンタクト領域の少なくとも一部は、ソース領域及びドレイン領域のうちの４つの領域に隣接し、複数のソース領域又は複数のドレイン領域に囲まれた上記ボディコンタクト領域の周囲の領域は、上記ゲート電極領域である。
より好適な実施形態として、本発明に係る金属酸化膜半導体電界効果トランジスタは、上面を有する第１の伝導型の半導体領域と、半導体領域の上部内に、上面に隣接して形成された第２の伝導型の複数のソース領域と、半導体領域の上部内に、上面に隣接して形成された第２の伝導型の複数のドレイン領域と、半導体領域の上部内に、上面に隣接して形成され、半導体領域よりも高い正味のドーピング濃度を有する、第１の伝導型の複数のボディコンタクト領域と、半導体領域の上面上に形成され、（ａ）複数のソース領域、複数のドレイン領域及び複数のボディコンタクト領域のための開口を有する連続した領域からなるゲート電極領域と、（ｂ）ゲート電極領域と半導体領域との間に配置されたゲート誘電体層とを含むゲート領域とを備える。上面側から見ると（すなわち、平面図では）、ソース領域及びドレイン領域は、直交する行と列に配列され、ボディコンタクト領域の少なくとも一部がソース領域及びドレイン領域のうちの４つの領域と境界を形成し、複数のソース領域又は複数のドレイン領域に取り囲まれたボディコンタクト領域の周囲の領域は、ゲート電極領域である。
好ましくは、半導体領域は、シリコン半導体領域であり、第１の伝導型は、ｐ型であり、第２の伝導型は、ｎ型である。ゲート電極領域は、好ましくは、ドープトポリシリコン電極領域であり、ゲート誘電体は、好ましくは、二酸化シリコンである。
好ましい実施形態では、ソース領域及びドレイン領域は、直交する行及び列内において交互に配置されている。
幾つかの実施形態では、ソース領域及びドレイン領域は、八角形の形状を有する。八角形は、正八角形であってもよく、２つの面対称性を有する細長い八角形であってもよい。
同様に、幾つかの実施の形態では、上面側から見ると、ボディコンタクト領域は、八角形の形状を有する。他の実施形態では、上面側から見ると、ボディコンタクト領域は、正方形又は菱形の形状を有する。
ソース領域に隣接するボディコンタクト領域の割合は変化させることができる。例えば、ソース領域の１つについて、平均して、（ａ）４つのボディコンタクト領域に隣接していてもよく、（ｂ）２つのボディコンタクト領域に隣接していてもよく、（ｃ）１つのボディコンタクト領域に隣接していてもよい。
好適な実施形態においては、金属酸化膜半導体電界効果トランジスタ上に多層配線構造を配設する。
本発明により、デバイスに固有の寄生バイポーラトランジスタから生じる問題を効果的に解決できる金属酸化膜半導体電界効果トランジスタ設計を提供することができる。
更に、本発明により、共有されたソース／ドレイン周辺領域の面積を殆ど犠牲にすることがないので、電流密度を犠牲にせず、ＭＯＳＦＥＴデバイスの全体にボディコンタクト領域を設けることができる。
本発明の様々な実施形態及び効果は、以下の説明及び特許請求の範囲によって当業者に明らかとなる。
本発明は、デバイスのソース領域とドレイン領域との間にボディコンタクト領域を効率的に配置する新規なＭＯＳＦＥＴ構成を提供する。
本発明の具体的な実施形態を図２に示す。図２は、八角形のソース領域及びドレイン領域の直交した列と、４つの八角形の間に存在する空間に配設されたボディコンタクト領域とを備えるＭＯＳＦＥＴデバイスの部分的平面図である。図３Ａ及び図３Ｂは、それぞれ、図２に示すＭＯＳＦＥＴデバイスのＡ−Ａ’線及びＢ−Ｂ’線に沿った断面を示している。これらの図面に示すデバイスは、ｐボディ領域１０２を備え、ｐボディ領域１０２は、例えば、ｐ型ウェル（P-well）として形成してもよく、半導体基板ウェハとして形成してもよく、より好ましくは、半導体ウェハ上に成長されたエピタキシャル層として形成してもよい。この実施例に示すｐボディ領域１０２の正味の表面不純物濃度は、多くの場合、１０１４〜１０１６ｃｍ−３までの範囲内にある。
この実施形態における半導体材料は、シリコンである。なお、本発明は、Ｇｅのような他の元素半導体（elemental semiconductor）、ＳｉＧｅ及びＳｉＧｅＣのような化合物半導体（compound semiconductor）及びＩＩＩ−Ｖ族の半導体（例えば、ＧａＡｓ、ＧａＰ、ＧａＡｓＰ、ＩｎＰ、ＧａＡｌＡｓ、ＩｎＧａＰ）等によっても実現することができる。ｎ＋ソース領域１０４、ｎ＋ドレイン領域１０６及びｐ＋ボディコンタクト領域１０３は、ｐボディ領域１０２の上面に設けられている。この実施形態におけるｎ＋ソース領域１０４とｎ＋ドレイン領域１０６は、多くの場合、１０１９〜１０２１アトム／ｃｍ３の範囲の正味の表面不純物濃度を有する。この実施形態におけるｐ＋ボディコンタクト領域１０３も、多くの場合、１０１９〜１０２１アトム／ｃｍ３の範囲の正味の表面不純物濃度を有する。
デバイスのゲート領域は、導電性を有するゲート電極領域１０８を含み、ゲート電極領域１０８は、例えば、金属領域、ドーピングされた多結晶シリコン（ドープトポリシリコン）領域又はこれらの組合せとして実現してもよい。ゲート電極領域１０８は、好ましくは、メッシュ又は格子（lattice）状で、概ね、ソース領域１０４、ドレイン領域１０６及びボディコンタクト領域１０３の間の領域上に配設される。ゲート領域は、更に、二酸化シリコン又は別の適切な誘電体を材料とするゲート誘電体層１０９を備える。ゲート電極領域１０８の上には、好ましくは、例えば、二酸化シリコン層、ＢＰＳＧ（borophosphosilicate glass）又はこれらの組合せによって構成される追加的な誘電体層１１０を設ける。
ソース領域１０４、ドレイン領域１０６及びボディコンタクト領域１０３上には、それぞれ、ソース金属層１１２ｓ、ドレイン金属層１１２ｄ及びボディ金属層１１２ｂが配設されている。図２には示していないが、ソース領域１０４、ドレイン領域１０６及びボディコンタクト領域１０３は、配線層又は多層配線層を用いて接続してもよい。
上述のように、図２に示すデバイスは、直交した列と行に交互に配設された正八角形のソース領域１０４とドレイン領域１０６とを備える。このような構成により、ソース領域１０４とドレイン領域１０６の対角線上のコーナ部において、ボディコンタクト領域１０３のためのスペースが確保される。この構成では、各ボディコンタクト領域１０３は、２つがソース領域１０４であり、２つがドレイン領域１０６である４つの八角形に取り囲まれている。すなわち、ボディコンタクト領域１０３は、ソース領域１０４及びドレイン領域１０６の直交した列と行の対角線に沿って配設されている。この構成により、ボディコンタクト領域１０３をＭＯＳＦＥＴデバイス構造の全体に亘って点在させることができる。更に、この設計により、ボディコンタクト領域１０３から最も遠いソース領域１０４の周縁は、２つのボディコンタクト領域１０３の間のソース領域１０４の周縁の中点となり、これは、ラッチバック防止の見地から、非常に効果的な構成である。また、このような幾何学的構成により、ソース領域１０４とドレイン領域１０６は、性能を変化させることなく、動作を逆転することができる。
図４は、本発明の他の実施形態に基づく、ＭＯＳＦＥＴのソース領域１０４、ドレイン領域１０６及びボディコンタクト領域１０３の他のレイアウトを示す平面図である。なお、上述した図２に示すＭＯＳＦＥＴデバイス設計では、４つ（すなわち、縦方向に１つ、横方向に１つ、対角方向に２つの対称面）の面対称性を有する正八角形を用いている。一方、図４に示すＭＯＳＦＥＴデバイス設計では、２つ（すなわち、縦方向に１つ、横方向に１つの対称面）の面対称性を有する細長い八角形のソース領域１０４とドレイン領域１０６を用いている。このような細長い八角形を用いることによって、デバイス設計の柔軟性を更に高めることができる。例えば、八角形をそれらの幅に対して細長くすることによって、単位面積あたりのソースとドレインの間で共有される周辺領域の面積を増加させることができる。同時に、ラッチバック対策のために、必要に応じて八角形の辺の長さを任意に変更することができる。また、図２のＭＯＳＦＥＴデバイス設計では、ボディコンタクト領域１０３は、菱形（視点を変えれば正方形）の形状を有しているが、図４に示すＭＯＳＦＥＴデバイス設計では、ボディコンタクト領域１０３は、八角形の形状を有している。
上述の実施形態では、各ソース領域１０４が４つのボディコンタクト領域１０３に取り囲まれており（及び内部の各ボディ接触領域１０３は、２つのソース領域１０４と２つのドレイン領域１０６に取り囲まれており）、ボディコンタクト領域１０３対ソース領域１０４の比率は、実質的に２：１である。他の実施形態として、この比率を更に低くしてもよい。このような実施形態では、ソース領域１０４とドレイン領域１０６は、それらが共有する周辺の面積を最大にするよう、八角形以外の形状に変形することが好ましい。
このようなデバイス設計の具体的な実施形態を図５Ａ及び図５Ｂに示す。図５Ａ及び図５Ｂは、本発明の他の実施形態として示すＭＯＳＦＥＴのソース領域１０４、ドレイン領域１０６及びボディコンタクト領域１０３のレイアウトを示す平面図である。図５Ａに示すデバイスでは、ボディコンタクト領域１０３対ソース領域１０４の比率は、実質的に０．５：１であり、各ソース領域１０４は、１つのボディコンタクト領域１０３に隣接し、図５Ｂのデバイスでは、この比率は、実質的に１：１であり、各ソース領域１０４は、２つのボディコンタクト領域１０３に隣接している（いずれの場合も、内側の各ボディコンタクト領域１０３は、２つのソース領域１０４と２つのドレイン領域１０６に囲まれている）。
本発明に基づくＭＯＳデバイスは、周知の様々なプロセスを用いて製造することができる。以下、本発明に基づくＭＯＳデバイスを製造するための手順の一例を説明するが、この他の手順を用いてもよいことは明らかである。
この処理では、まず、ｐ型半導体基板ウェハ、ｐ型ウェル又は半導体ウェハ上に成長されたｐ型エピタキシャル層として形成されたｐ型半導体１０２を準備する。ウェハは、まず、酸化処理され、これによりフィールド酸化物層（図示せず）が形成される。次に、デバイス上にマスキング層（図示せず）を形成し、アクティブ領域におけるフィールド酸化物を除去する。次に、例えば、ウェット酸化及び／又はドライ酸化によって、露出しているアクティブ領域の表面に、例えば、５０〜１０００Åの厚さのゲート酸化物層１０９を成長させる。
そして、好ましくは、化学気相成長法を用いて、構造体上にポリシリコン層１０８を成長させる。ポリシリコンには、通常、その抵抗率を低減するために、ｎ型不純物をドーピングする。ｎ型不純物のドーピングは、例えば、ホスフィンガスによるＣＶＤの間に、オキシ塩化リン（phosphorous oxychloride）を用いた熱による予備的な蒸着（thermal pre-deposition）又はヒ素又はリンによる打込みによって行うことができる。これにより得られる構造体を図６Ａに示す。
ポリシリコン層上には、ホトレジストの層を設け、当分野で周知のように、マスクからホトレジスト層にパターン転写する。そして、例えば、異方性エッチングによりポリシリコン層をエッチングし、ポリシリコン領域１０８を作成する。なお、ホトレジストは、現像工程（develop step）の後、ポリシリコン上に残る（上述のように、ポリシリコン領域１０８は、単一の領域、すなわち、連続したポリシリコンメッシュ又は格子の一部である）。そして、ウェット酸化工程、ドライ酸化工程、若しくは酸化物蒸着プロセス、又はこれらの組合せを行い、露出したポリシリコンの上に酸化物層１１０を形成する。これにより得られる構造を図６Ｂに示す。
次に、ソース／ドレインマスクとして、ホトレジスト層（図示せず）をデバイス上にパターン形成する。続いて、例えば、ヒ素及び／又はリンをドーパントとして用いてソース／ドレインの注入工程を実行する。そして、ホトレジスト層を取り除く。次に、ボディコンタクトマスクとして他のホトレジスト層（図示せず）をデバイス上にパターン形成する。続いて、例えば、ホウ素をドーパントとして用いてボディコンタクトへのイオン注入を実行する。そして、ホトレジストを再び取り除く。そして、この構造体に対し、アニーリングを行い、これにより、ドーパントが半導体に拡散し、ボディコンタクト領域１０３、ドレイン領域（断面図には示されていない。）及びソース領域１０４が形成される。これにより得られる構造を図６Ｃに示す。
次に、この構造体をマスクし、酸化物層１０９をエッチングして、ソース領域１０４、ドレイン領域１０６及びボディコンタクト領域１０３に関連するコンタクトホールを形成する。続いて、例えば、アルミ合金等の金属層である導電層を構造体上に蒸着させる。そして、マスキング層を形成し、導電層をエッチングし、個々のソース金属層１１２ｓ、ドレイン金属層１１２ｄ及びボディ金属層１１２ｂを形成する（例えば、上述した図３Ａ及び図３Ｂ参照）。
なお、図には示していないが、デバイス上にソース領域、ドレイン領域及びボディコンタクト領域との個別の接続を実現する多層配線構造（図示せず）を形成してもよい。このような多層配線構造は、トランジスタの分野では周知であり、例えば、従来の多層膜金属技術、ビアを有する導電層、二重ダマシン法等の周知の技術を用いて形成できる。
以上、本発明の特定の具体例を例示的に説明したが、ここに開示された具体例を様々に変形又は変更することができ、これらの変形又は変更は、本発明の思想及び意図された範囲から逸脱することなく、添付の請求の範囲に包含される。
従来の４端子ＭＯＳＦＥＴ構造の部分的な断面図である。 本発明に基づくＭＯＳＦＥＴデバイスの部分的な平面図である。 図２に示すＭＯＳＦＥＴデバイスのＡ−Ａ’線に沿った断面図である。 図２に示すＭＯＳＦＥＴデバイスのＢ−Ｂ’線に沿った断面図である。 本発明の一実施形態に基づく、ＭＯＳＦＥＴデバイスのソース領域、ドレイン領域、ボディコンタクト領域のレイアウトを示す平面図。 本発明の一実施形態に基づく、ＭＯＳＦＥＴデバイスのソース領域、ドレイン領域、ボディコンタクト領域の更なるレイアウトを示す平面図。 本発明の一実施形態に基づく、ＭＯＳＦＥＴデバイスのソース領域、ドレイン領域、ボディコンタクト領域の更なるレイアウトを示す平面図。 図２のＢ−Ｂ線に沿った断面により、本発明に基づくＭＯＳＦＥＴデバイスの製造工程を説明するための図である。 図２のＢ−Ｂ線に沿った断面により、本発明に基づくＭＯＳＦＥＴデバイスの製造工程を説明するための図である。 図２のＢ−Ｂ線に沿った断面により、本発明に基づくＭＯＳＦＥＴデバイスの製造工程を説明するための図である。

Claims (17)

  1. 上面を有する第１の伝導型の半導体領域と、
    上記半導体領域の上部内に、上記上面に隣接して形成された第２の伝導型の複数のソース領域と、
    上記半導体領域の上部内に、上記上面に隣接して形成された上記第２の伝導型の複数のドレイン領域と、
    上記半導体領域の上部内に、上記上面に隣接して形成され、上記半導体領域よりも高い正味のドーピング濃度を有する上記第１の伝導型の複数のボディコンタクト領域と、
    上記半導体領域の上記上面上に形成され、
    （ａ）上記複数のソース領域、上記複数のドレイン領域及び上記複数のボディコンタクト領域のための開口を有する連続した領域からなるゲート電極領域と、
    （ｂ）上記ゲート電極領域と上記半導体領域との間に配置されたゲート誘電体層とを含むゲート領域とを備え、
    上記上面側から見ると、上記ソース領域及び上記ドレイン領域は、直交する行と列に配列され、上記ボディコンタクト領域の少なくとも一部は、上記ソース領域及び上記ドレイン領域のうちの４つの領域と境界を形成しており、
    上記複数のソース領域又は上記複数のドレイン領域に取り囲まれた上記ボディコンタクト領域は、上記ゲート電極領域によって完全に取り囲まれており、
    上記上面側から見ると、上記ソース領域及び上記ドレイン領域は、八角形の形状を有し、
    上記上面側から見ると、上記ボディコンタクト領域は、正方形又は菱形の形状を有し、
    上記ボディコンタクト領域の一部は、２つのソース領域と２つのドレイン領域とに隣接し、
    上記ソース領域及び上記ドレイン領域は、上記直交する行及び列内において交互に配置されていることを特徴とする金属酸化膜半導体電界効果トランジスタ。
  2. 上記第１の伝導型は、ｐ型であり、上記第２の伝導型は、ｎ型であることを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  3. 上記半導体領域は、シリコン半導体領域であることを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  4. 上記ゲート電極領域は、ドープトポリシリコン電極領域であることを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  5. 上記ゲート誘電体は、二酸化シリコンであることを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  6. 上記八角形は、正八角形であることを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  7. 上記八角形は、２つの面対称性を有する細長い八角形であることを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  8. 上記各ソース領域は、４つの上記ボディコンタクト領域に隣接することを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  9. 上記各ソース領域は、２つの上記ボディコンタクト領域に隣接することを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  10. 上記各ソース領域は、１つの上記ボディコンタクト領域に隣接することを特徴とする請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  11. 多層配線構造をその上部に備える請求項１記載の金属酸化膜半導体電界効果トランジスタ。
  12. （ａ）ボディ領域と、（ｂ）複数のボディコンタクト領域と、（ｃ）複数のソース領域と、（ｄ）複数のドレイン領域と、（ｅ）上記複数のソース領域、上記複数のドレイン領域及び上記複数のボディコンタクト領域のための開口を有する連続した領域からなるゲート領域とを備え、
    上面側から見ると、上記ソース領域及び上記ドレイン領域は、直交する行と列に配列され、上記ボディコンタクト領域の少なくとも一部は、上記ソース領域及びドレイン領域のうちの４つの領域と境界を形成しており、
    上記複数のソース領域又は上記複数のドレイン領域に囲まれた上記ボディコンタクト領域は、上記ゲート電極領域によって完全に取り囲まれ、
    上記上面側から見ると、上記ソース領域と上記ドレイン領域は、八角形の形状を有し、
    上記上面側から見ると、上記ボディコンタクト領域は、正方形又は菱形の形状を有し、
    上記ソース領域及びドレイン領域は、上記直交する行及び列内において交互に配置され、
    上記ボディコンタクト領域の一部は、２つのソース領域と２つのドレイン領域とに隣接することを特徴とする金属酸化膜半導体電界効果トランジスタ。
  13. 上記八角形は、正八角形であることを特徴とする請求項１２記載の金属酸化膜半導体電界効果トランジスタ。
  14. 上記八角形は、２つの面対称性を有する細長い八角形であることを特徴とする請求項１２記載の金属酸化膜半導体電界効果トランジスタ。
  15. 上記各ソース領域は、４つの上記ボディコンタクト領域に隣接することを特徴とする請求項１２記載の金属酸化膜半導体電界効果トランジスタ。
  16. 上記各ソース領域は、２つの上記ボディコンタクト領域に隣接することを特徴とする請求項１２記載の金属酸化膜半導体電界効果トランジスタ。
  17. 上記各ソース領域は、１つの上記ボディコンタクト領域に隣接することを特徴とする請求項１２記載の金属酸化膜半導体電界効果トランジスタ。
JP2004510005A 2002-05-10 2003-05-09 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス Expired - Fee Related JP5031985B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/142,674 2002-05-10
US10/142,674 US6724044B2 (en) 2002-05-10 2002-05-10 MOSFET device having geometry that permits frequent body contact
PCT/US2003/014623 WO2003103016A2 (en) 2002-05-10 2003-05-09 Mosfet device having geometry that permits frequent body contact

Publications (2)

Publication Number Publication Date
JP2005530337A JP2005530337A (ja) 2005-10-06
JP5031985B2 true JP5031985B2 (ja) 2012-09-26

Family

ID=29399965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004510005A Expired - Fee Related JP5031985B2 (ja) 2002-05-10 2003-05-09 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス

Country Status (7)

Country Link
US (2) US6724044B2 (ja)
EP (1) EP1540737A4 (ja)
JP (1) JP5031985B2 (ja)
CN (1) CN100539185C (ja)
AU (1) AU2003265236A1 (ja)
TW (1) TWI282623B (ja)
WO (1) WO2003103016A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7323367B1 (en) * 2002-12-31 2008-01-29 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7174528B1 (en) 2003-10-10 2007-02-06 Transmeta Corporation Method and apparatus for optimizing body bias connections in CMOS circuits using a deep n-well grid structure
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7645673B1 (en) 2004-02-03 2010-01-12 Michael Pelham Method for generating a deep N-well pattern for an integrated circuit design
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US20050280053A1 (en) * 2004-06-22 2005-12-22 Hayes Monty B Semiconductor device with diagonal gate signal distribution runner
JP2006261437A (ja) * 2005-03-17 2006-09-28 Mitsumi Electric Co Ltd 半導体装置
US7305647B1 (en) 2005-07-28 2007-12-04 Transmeta Corporation Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage
TWI429078B (zh) * 2006-05-08 2014-03-01 Marvell World Trade Ltd 有效率電晶體結構
JP2008078469A (ja) * 2006-09-22 2008-04-03 Texas Instr Japan Ltd 電界効果トランジスタ
CN101657901B (zh) * 2006-12-28 2012-07-04 马维尔国际贸易有限公司 具有低导通电阻的mos器件的几何图形
CN101652858A (zh) * 2007-03-15 2010-02-17 马维尔国际贸易有限公司 集成电路和集成电路的互连结构
WO2010013195A1 (en) * 2008-07-28 2010-02-04 Nxp B.V. Integrated circuit and method for manufacturing an integrated circuit
JP4577428B2 (ja) * 2008-08-11 2010-11-10 ソニー株式会社 表示装置、表示方法及びプログラム
CA2769940C (en) * 2009-08-04 2016-04-26 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
JP2011040675A (ja) * 2009-08-18 2011-02-24 Sumitomo Electric Ind Ltd 半導体装置
DE102010001788A1 (de) * 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
CN102623496B (zh) * 2011-01-27 2014-11-05 无锡华润上华半导体有限公司 矩阵型mos场效应晶体管
US8941175B2 (en) * 2013-06-17 2015-01-27 United Microelectronics Corp. Power array with staggered arrangement for improving on-resistance and safe operating area
KR20150092828A (ko) * 2014-02-06 2015-08-17 정덕영 배터리의 충방전 제어회로를 위한 4-단자 fet
US10345967B2 (en) * 2014-09-17 2019-07-09 Red Hat, Inc. User interface for a device
CN104881181B (zh) * 2015-05-27 2019-07-26 联想(北京)有限公司 显示方法及电子设备
US10847445B2 (en) * 2016-03-31 2020-11-24 Skyworks Solutions, Inc. Non-symmetric body contacts for field-effect transistors
US20200013901A1 (en) * 2018-07-03 2020-01-09 Stmicroelectronics Sa Substrate contact for a transistor, intended in particular for a matrix-array arrangement
CN110299356A (zh) * 2019-07-26 2019-10-01 宁波芯浪电子科技有限公司 一种用于mos管的静电保护方法
CN112447836A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 一种具有高耐压能力的高电子迁移率晶体管
CN110534512B (zh) * 2019-09-07 2023-02-07 电子科技大学 一种抗闩锁版图结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
US5079605A (en) * 1988-07-29 1992-01-07 Texas Instruments Incorporated Silicon-on-insulator transistor with selectable body node to source node connection
JPH03206667A (ja) * 1990-01-09 1991-09-10 Seiko Instr Inc Ｍｏｓトランジスタ
JP3156300B2 (ja) * 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
US5355008A (en) 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
JP3369388B2 (ja) * 1996-01-30 2003-01-20 株式会社東芝 半導体装置
KR100225944B1 (ko) * 1996-06-24 1999-10-15 김영환 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치
US6140687A (en) * 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
JP3276325B2 (ja) * 1996-11-28 2002-04-22 松下電器産業株式会社 半導体装置
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
JP3855386B2 (ja) * 1997-08-27 2006-12-06 日産自動車株式会社 半導体装置
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
TW447129B (en) * 2000-06-30 2001-07-21 United Microelectronics Corp Array type SOI transistor layout

Also Published As

Publication number Publication date
US20050001272A1 (en) 2005-01-06
AU2003265236A8 (en) 2003-12-19
US20030209759A1 (en) 2003-11-13
WO2003103016A3 (en) 2005-04-21
CN1777997A (zh) 2006-05-24
EP1540737A4 (en) 2010-11-24
TWI282623B (en) 2007-06-11
WO2003103016A2 (en) 2003-12-11
EP1540737A2 (en) 2005-06-15
CN100539185C (zh) 2009-09-09
US6724044B2 (en) 2004-04-20
AU2003265236A1 (en) 2003-12-19
JP2005530337A (ja) 2005-10-06
TW200308092A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
JP5031985B2 (ja) 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス
JP3136885B2 (ja) パワーｍｏｓｆｅｔ
US7215005B2 (en) Bipolar ESD protection structure
KR100432835B1 (ko) 반도체 장치와 그 제조 방법
TWI595665B (zh) 積體晶片與其形成方法
US20030193077A1 (en) Bipolar transistor and method of fabricating the same
JPH0332234B2 (ja)
JPH07131012A (ja) 絶縁ゲート型半導体装置およびその製造方法
EP0091079A2 (en) Power MOSFET
JPH0834312B2 (ja) 縦形電界効果トランジスタ
KR102177257B1 (ko) 반도체 소자 및 그 제조 방법
CN105977285A (zh) 半导体器件及其制造方法
US20080224266A1 (en) Lateral bipolar transistor
US6043553A (en) Multi-emitter bipolar transistor of a self-align type
JP2000058823A (ja) 半導体装置およびその製造方法
US11322414B2 (en) Concurrent manufacture of field effect transistors and bipolar junction transistors with gain tuning
CN114038757A (zh) Sic mosfet器件的制备方法
JP4576805B2 (ja) 絶縁ゲート型半導体素子及びその製造方法
JP4194841B2 (ja) 半導体装置配置
JP2002141505A (ja) 電界効果トランジスタ
CN212113728U (zh) 金属氧化物半导体场效晶体管
TW202131215A (zh) 具有多個長度之多個指狀物的佈局結構
KR100206579B1 (ko) 집적 주입 논리(i l) 소자 및 그 제조 방법
CN117410323A (zh) 半导体装置及其制作方法
JP2001284585A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100308

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100408

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101227

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees