CN114038757A - Sic mosfet器件的制备方法 - Google Patents
Sic mosfet器件的制备方法 Download PDFInfo
- Publication number
- CN114038757A CN114038757A CN202111336567.2A CN202111336567A CN114038757A CN 114038757 A CN114038757 A CN 114038757A CN 202111336567 A CN202111336567 A CN 202111336567A CN 114038757 A CN114038757 A CN 114038757A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- active region
- active
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 238000000137 annealing Methods 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 182
- 239000011241 protective layer Substances 0.000 claims description 26
- 230000009471 action Effects 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 238000000605 extraction Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000005224 laser annealing Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000008439 repair process Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种SIC MOSFET器件的制备方法，包括步骤：提供SIC基底，于SIC基底上形成若干间隔设置的第一导电类型的阱区、第一导电类型的第一有源区和第二导电类型的第二有源区；于位于阱区之间的基底表面或基底内形成栅氧化层、栅导电层，形成覆盖栅导电层的栅介质层；形成第一有源区金属层和第二有源区金属层；对第一有源区金属层和第二有源区金属层进行不同温度的退火以分别形成第一欧姆接触和第二欧姆接触。本发明在制备SIC MOSET器件的过程中，对N型区金属层和P型区金属层退火时采取不同的退火温度，使得N型和P型区各自可在不同的最优退火温度进行退火，从而使P型欧姆接触区和N型欧姆接触区均可得到最优的接触电阻率，有助于提高器件性能。
Description
技术领域
本发明涉及功率器件领域，特别是涉及一种SIC MOSFET器件的制备方法。
背景技术
由于MOSFET器件属于单极型器件，无少数载流子参与导电，因此高频特性优越，但是硅基MOSFET受限于单极型器件设计公式Rdson∝VB2，在制作高压器件时导通电阻很大，因此市场上常见的高压硅基MOSFET器件的电压等级一般为几百伏。目前主流的高压开关管是硅基IGBT，但是由于其引入了双极型电导调制，开关频率受到了极大的限制。
高压碳化硅MOSFET器件凭借着宽禁带、耐高压的材料优势而具有较低的导通电阻，因而近些年来越来越受到市场的关注，在电动汽车逆变器、充电桩、不间断电源等领域得到了越来越多的使用。但是由于材料本身特点，碳化硅半导体器件制作工艺在很多方面都与传统硅工艺不同，更加复杂困难。在SIC MOSFET源极制作工艺中，P型源极和N型源极是短路的，且为了简化工艺流程，P型源极和N型源极在同一工艺中同时形成，并同时在快速退火炉中进行相同温度的快速退火。现有工艺方法往往需要对P型和N型源极的接触电阻率进行折中考虑，也就是说最终产品的N型接触和P型接触都不是各自可以达到的最低接触电阻率。发明人经大量研究发现，由于N型碳化硅需要接近1000℃的欧姆接触退火温度，而对于P型碳化硅，最佳退火温度相对较低，只需要800℃-900℃，所以现有技术中在制备SICMOSFET器件时同时在退火炉中对P型源极和N型源极进行退火的方式无法同时形成良好的P型和N型源极欧姆接触，导致至少其中一方的电阻率偏高，较高的N型源极接触电阻率会导致正向导通电阻增加，较高的P型源极接触电阻率在MOSFET反向体二极管导通时，影响其导通性能。为此，发明人经长期研究，提出了一种改善方案。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SIC MOSFET器件的制备方法，用于解决现有技术中在制备SIC MOSFET器件时，P型源极和N型源极在同一工艺中同时形成，并在快速退火炉中进行相同温度的快速退火，无法同时形成良好的P型和N型源极欧姆接触，导致器件性能下降等问题。
为实现上述目的及其他相关目的，本发明提供一种SIC MOSFET器件的制备方法，所述制备方法包括步骤：
提供SIC基底，于所述SIC基底内形成若干间隔设置的第一导电类型的阱区、位于所述阱区内的第一导电类型的第一有源区和第二导电类型的第二有源区，第二有源区邻接于第一有源区的相对两侧，第一导电类型为N型且第二导电类型为P型，或第一导电类型为P型且第二导电类型为N型；
于位于阱区之间的基底表面或基底内形成栅氧化层和栅导电层，以及形成覆盖栅导电层的栅介质层以得到栅极结构；
形成第一有源区金属层和第二有源区金属层，所述第一有源区金属层位于所述第一有源区表面且与第一有源区接触，所述第二有源区金属层位于所述第二有源区表面且与第二有源区接触；
对第一有源区金属层和第二有源区金属层在不同的温度下进行退火以分别形成第一欧姆接触和第二欧姆接触。
可选地，于所述SIC基底内形成若干间隔设置的第一导电类型的阱区、位于所述阱区内的第一导电类型的第一有源区和第二导电类型的第二有源区的过程包括步骤：
于所述SIC基底上形成第一掩膜层，所述第一掩膜层上定义有所述阱区的图形，在第一掩膜层的作用下对所述SIC基底进行第一导电类型的离子注入，以于所述SIC基底内形成若干间隔设置的第一导电类型的所述阱区；
于所述SIC基底上形成第二掩膜层，所述第二掩膜层定义出所述第二有源区的图形，在第一掩膜层和第二掩膜层的作用下对所述阱区进行第二导电类型的离子注入，以于所述阱区内形成多个间隔分布的所述第二有源区；
于所述SIC基底上形成第三掩膜层，所述第三掩膜层上定义出所述第一有源区的图形，在第三掩膜层的作用对所述阱区进行第一导电类型的离子注入，以于所述阱区内形成所述第一有源区；
去除残余的掩膜层。
可选地，去除残余的掩膜层后，还包括对得到的结构进行高温退火以激活注入离子及修复注入损伤的步骤。
更可选地，所述高温退火在炉管设备上进行，退火温度大于等于800℃。
可选地，所述制备方法还包括在形成欧姆接触后形成多个引出电极及漏极欧姆接触的步骤，所述多个引出电极分别与所述第一有源区金属层、第二有源区金属层及栅极结构电连接；所述漏极欧姆接触位于所述SIC基底背离所述栅极结构的表面。
可选地，所述第一有源区金属层和第二有源区金属层相连接，且在同一工艺中同步形成。
可选地，所述第一有源区金属层和第二有源区金属层的材质包括镍。
可选地，对第一有源区金属层和第二有源区金属层进行退火以分别形成第一欧姆接触和第二欧姆接触的步骤包括：
于形成第一有源区金属层和第二有源区金属层后得到的结构表面形成保护层，所述保护层覆盖所述第一有源区和第二有源区中的P型有源区；
采用激光退火对所述第一有源区和第二有源区进行同步退火，其中，覆盖有保护层的P型有源区的实际退火温度低于未覆盖有保护层的第一有源区和第二有源区中的N型有源区的实际退火温度。
更可选地，P型有源区的实际退火温度为800℃-900℃，N型有源区的实际退火温度为1000℃-1200℃。
可选地，所述第一掩膜层、第二掩膜层和第三掩膜层的材质包括氧化硅层和/或多晶硅层。
可选地，所述保护层包括氮化钛层和/或氮化硅层。
如上所述，本发明的SIC MOSFET器件的制备方法，具有以下有益效果：本发明在制备SIC MOSET器件的过程中，对N型区金属层和P型区金属层采取不同的退火温度，并且，本发明提出了退火之前在第一有源区和第二有源区中的P型有源区表面形成保护层，之后同步进行激光退火，利用激光随深度增加作用温度降低的原理，使得在退火过程中，激光直接作用在N型区，而覆盖有保护层的P型有源区的实际退火温度则低于未覆盖有保护层的第一有源区和第二有源区中的N型有源区的实际退火温度，使得N型区和P型区在不同的最优退火温度进行退火，从而使P型欧姆接触区和N型欧姆接触区均可得到最优的接触电阻率，有助于提高器件性能。
附图说明
图1显示为本发明提供的SIC MOSFET器件的制备方法在制备第一导电类型的阱区时的截面结构示意图。
图2显示为本发明提供的SIC MOSFET器件的制备方法在制备第二有源区时的截面结构示意图。
图3显示为本发明提供的SIC MOSFET器件的制备方法在制备第一有源区时的截面结构示意图。
图4显示为本发明提供的SIC MOSFET器件的制备方法在完成第一有源区和第二有源区的制备后的截面结构示意图。
图5显示为本发明提供的SIC MOSFET器件的制备方法制备栅氧化层的截面结构示意图。
图6显示为本发明提供的SIC MOSFET器件的制备方法制备栅导电层的截面结构示意图。
图7显示为本发明提供的SIC MOSFET器件的制备方法制备第一有源区金属层和第二有源区金属层的截面结构示意图。
图8显示为本发明提供的SIC MOSFET器件的制备方法制备欧姆接触的截面结构示意图。
图9显示为本发明提供的SIC MOSFET器件的制备方法于制备引出电极和漏极欧姆接触的截面结构示意图。
元件标号说明
11-SIC衬底；12-SIC外延层；13-阱区；14-第一有源区；15-第二有源区；16-栅氧化层；17-栅导电层；18-栅介质层；19-第一掩膜层；20-第二掩膜层；21-第三掩膜层；22-保护层；
23-第一有源区金属层；24-第二有源区金属层；25-引出电极；26-漏极欧姆接触；27-JFET区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
现有技术中的SIC MOSFET器件在制备过程中，P型源极和N型源极在同一工艺中同时形成，并同时在快速退火炉中进行相同温度的快速退火。现有工艺方法往往需要对P型和N型源极的接触电阻率进行折中考虑，也就是说最终产品的N型接触和P型接触都不是各自可以达到的最低接触电阻率。发明人经大量研究发现，由于N型碳化硅需要接近1000℃的欧姆接触退火温度，而对于P型碳化硅，最佳退火温度相对较低，只需要800℃-900℃，所以现有技术中在制备SIC MOSFET器件时，同时在退火炉中对P型源极和N型源极进行退火的方式导致至少其中一方的电阻率偏高，较高的N型源极接触电阻率会导致正向导通电阻增加，较高的P型源极接触电阻率在MOSFET反向体二极管导通时，影响其导通性能。为此，发明人经长期研究，提出了一种改善方案。
具体地，如图1至9所示，本发明提供一种SIC MOSFET器件的制备方法，所述制备方法包括步骤：
提供SIC基底，于所述SIC基底内形成若干间隔设置的第一导电类型的阱区13，位于所述阱区13内的第一导电类型的第一有源区14和第二导电类型的第二有源区15，第二有源区15邻接于第一有源区14的相对两侧（即第一源区和第二有源区15相互接触），第一导电类型为N型且第二导电类型为P型，或第一导电类型为P型且第二导电类型为N型；所述SIC基底具体可以包括SIC衬底层11（即SIC晶圆）和位于SIC衬底层11上的SIC外延层12，在其他示例中还可以包括位于SIC衬底层11和SIC外延层12之间的SIC缓冲层，所述SIC外延层12可通过外延工艺形成，而后续形成的阱区13等结构均形成在SIC 外延层内，且各结构的底部均优选与SIC外延层12的底部具有间距，或者说后续形成的各结构的高度均小于SIC外延层12的高度，阱区13之间间隔的SIC基底区域称之为JFET区27（结型场效应晶体管区），第二有源区15的边缘和阱区13的边缘具有间隔，且第一有源区14和第二有源区15的底部与阱区13的底部通常亦具有间隔，第一有源区14和第二有源区15与阱区13边缘之间的间隔为器件沟道区该过程具体可以参考图1-4所示；
于位于阱区13之间的基底表面或基底内形成栅氧化层16和栅导电层17，以及形成覆盖栅导电层17的栅介质层18以得到栅极结构，所述栅极结构延伸到所述阱区13的整个表面，并且延伸到第二有源区15的部分表面；所述栅极结构可以为平面栅，其形成过程可以参考图5及图6所示，即依次在基底表面形成所述栅氧化层16、栅导电层17及栅介质层18，栅氧化层16的形成工艺优选但不限于热氧化，栅导电层17优选但不限于多晶硅层，形成方法包括但不限于气相沉积，栅介质层18的材质可选用SiO2、BPSG、SiN等形成工艺包括但不限于气相沉积工艺；所述栅极结构也可以沟槽栅，本实施例对栅极结构的具体类型不做限制，但将主要以平面栅结构进行示意；
形成第一有源区金属层23和第二有源区金属层24，所述第一有源区金属层23位于所述第一有源区14表面且与第一有源区14接触，所述第二有源区金属层24位于所述第二有源区15表面且与第二有源区15接触；所述第一有源区金属层23和第二有源区金属层24可以相互连接，两者可以在同一工艺中，比如通过同一溅射工艺形成，两者的材质包括但不限于镍、铜、铝等金属；该步骤后得到的结构如图7所示；
对第一有源区金属层23和第二有源区金属层24在不同的温度下进行退火以分别形成第一欧姆接触和第二欧姆接触，对两者的退火可以在不同的退火工艺中进行，且可以采用炉管退火或其他退火工艺，但在一较优的示例中，该过程为：
于形成第一有源区金属层23和第二有源区金属层24后得到的结构表面形成保护层22，所述保护层22包括但不限于氮化硅层和/或氮化钛层，所述保护层22的厚度根据第一有源区金属层23和第二有源区金属层24的材质和/或保护层22的具体材质的不同而不同，比如在一示例中，所述保护层22为氮化钛层，其厚度为300埃以上，但较佳地为低于2000埃，所述保护层22覆盖所述第一有源区14和第二有源区15中的P型有源区，即第一有源区14为P型区时，则覆盖第一有源区14，否则覆盖第二有源区15，该步骤得到的结构如图8所示，图8中虚线框标记处的两个位置的实际退火温度不同；
采用激光退火对所述第一有源区14和第二有源区15进行同步退火，其中，覆盖有保护层22的P型有源区的实际退火温度低于未覆盖有保护层22的第二有源区15中的N型有源区的实际退火温度。其原理在于，激光快速退火是采用激光束照射半导体表面，在照射区内产生极高的温度，但高温作用的深度较浅，随着深度增加，温度降低，而在制备SiCMOSFET源极欧姆接触时，P型与N型最优的退火温度不同，其中P型最优的退火温度较N型低，因而在P型区域上方制备一层保护层22（如TiN），采用激光退火的方式对源极进行欧姆接触退火，P型保护层22的存在使得其欧姆接触退火温度相对较低，而激光直接作用在N型区，其欧姆接触退火温度较高，从而同时得到最优的接触电阻率。以镍金属为例，对比不同掺杂类型SiC形成的欧姆接触电阻率数据见下表：
表1 不同退火方式的电阻率差异
表1中，RTA快速退火为采用现有技术的在退火炉汇中对P型源极和N型源极同时进行退火而激光退火（P区有保护层）表示采用本发明示例的P区设有保护层并采用激光退火。由表1可知，P区设有保护层并采用激光退火，改善了P区的接触电阻率，从而使得P型区和N型区均得到最优的接触电阻率。
本申请对P区和N区采取不同的退火温度，可以使得P型区和N型区均得到最优的电阻率，有助于提高器件性能，且在进一步优选的方案中，两者的退火工艺同步进行，有助于简化制备工艺，同时避免器件历经多次退火而受到损伤。当然，若保护层22为非导电层，则形成欧姆接触后还需要将保护层22去除。但如果形成的保护层22为金属层，则可以无需去除。
在一示例中，于所述SIC基底内形成若干间隔设置的第一导电类型的阱区13、位于所述阱区13内的第一导电类型的第一有源区14和第二导电类型的第二有源区15的过程包括步骤：
于所述SIC基底上形成第一掩膜层19，所述第一掩膜层19上定义有所述阱区13的图形，在第一掩膜层19的作用下对所述SIC基底进行第一导电类型的离子注入，以于所述SIC基底内形成若干间隔设置的第一导电类型的所述阱区13；比如第一导电类型为P型，则可以注入铝或硼离子，若第一导电类型为N型，则可以注入氮、磷或砷离子，具体注入参数可参考本领域的常规参数，本实施例中不做限制，但阱区13通常为轻掺杂；所述第一掩膜层19包括但不限于氧化硅层，即先生长一层0.5-3um厚SiO2，再采用涂布工艺形成光刻胶层，然后经曝光显影以定义出所需图形，以光刻胶为掩膜进行SiO2干法刻蚀，该步骤后得到的结构如图1所示，可以看到，残留的第一掩膜层19对应位于JFET区27的上方；
于所述SIC基底上形成第二掩膜层20，所述第二掩膜层20定义出所述第二有源区15的图形，在第一掩膜层19和第二掩膜层20的作用下对所述阱区13进行第二导电类型的离子注入，以于所述阱区13内形成多个间隔分布的所述第二有源区15；所述第二掩膜层20同样优选氧化硅层，其与残余的第一掩膜层19共同构成本步骤中的阻挡层，该步骤后得到的结构如图2所示；该步骤后可以去除残余的第一掩膜层19和第二掩膜层20；
于所述SIC基底上形成第三掩膜层21，所述第三掩膜层21上定义出所述第一有源区14的图形，在第三掩膜层21的作用对所述阱区13进行第一导电类型的离子注入，以于所述阱区13内形成所述第一有源区14；所述第三掩膜层21同样优选氧化硅层，第一有源区14和第二有源区15通常为重掺杂，因而第一有源区14的掺杂浓度通常大于阱区13的掺杂浓度；该步骤后得到的结构如图3所示；
去除残余的掩膜层，得到的结构如图4所示。
在一示例中，去除残余的掩膜层后，还包括对得到的结构进行高温退火以激活注入离子及修复注入损伤的步骤。该步骤的高温退火优选在炉管设备上进行，退火温度大于等于800℃。
在一示例中，所述制备方法还包括在形成欧姆接触后形成多个引出电极25及漏极欧姆接触26的步骤，所述多个引出电极25分别与所述第一有源区金属层23、第二有源区金属层24及栅极结构电连接；所述漏极欧姆接触26位于所述SIC基底背离所述栅极结构的表面（即SIC基底的背面）。所述引出电极25的材质包括但不限于金、银等金属材质，形成方法包括但不限于溅射法，形成栅极结构的引出电极25前，通常要在栅极结构中形成显露出栅导电层17的接触孔，之后对接触孔进行溅射沉积；该步骤后得到的结构如图9所示。
在一优选示例中，所述第一有源区金属层23和第二有源区金属层24的材质包括镍，故而P型有源区的实际退火温度为800℃-900℃，N型有源区的实际退火温度为1000℃-1200℃。
依本发明制备的SIC MOSFET器件，其正向导通和反向导通性能将得到极大提升。
综上所述，本发明提供一种SIC MOSFET器件的制备方法，所述制备方法包括步骤：提供SIC基底，于所述SIC基底内形成若干间隔设置的第一导电类型的阱区、位于所述阱区内的第一导电类型的第一有源区和第二导电类型的第二有源区，第二有源区邻接于第一有源区的相对两侧，第一导电类型为N型且第二导电类型为P型，或第一导电类型为P型且第二导电类型为N型；于位于阱区之间的基底表面或基底内形成栅氧化层和栅导电层，以及形成覆盖栅导电层的栅介质层以得到栅极结构；形成第一有源区金属层和第二有源区金属层，所述第一有源区金属层位于所述第一有源区表面且与第一有源区接触，所述第二有源区金属层位于所述第二有源区表面且与第二有源区接触；对第一有源区金属层和第二有源区金属层在不同的温度下进行退火以分别形成第一欧姆接触和第二欧姆接触。本发明在制备SIC MOSFET器件的过程中，对N型区金属层和P型区金属层采取不同的退火温度，使得N型和P型区在不同的最优退火温度进行退火，从而使P型欧姆接触区和N型欧姆接触区均可得到最优的接触电阻率，有助于提高器件性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种SIC MOSFET器件的制备方法，其特征在于，所述制备方法包括步骤：
提供SIC基底，于所述SIC基底内形成若干间隔设置的第一导电类型的阱区、位于所述阱区内的第一导电类型的第一有源区和第二导电类型的第二有源区，第二有源区邻接于第一有源区的相对两侧，第一导电类型为N型且第二导电类型为P型，或第一导电类型为P型且第二导电类型为N型；
于位于阱区之间的基底表面或基底内形成栅氧化层和栅导电层，以及形成覆盖栅导电层的栅介质层以得到栅极结构；
形成第一有源区金属层和第二有源区金属层，所述第一有源区金属层位于所述第一有源区表面且与第一有源区接触，所述第二有源区金属层位于所述第二有源区表面且与第二有源区接触；
对第一有源区金属层和第二有源区金属层在不同的温度下进行退火以分别形成第一欧姆接触和第二欧姆接触。
2.根据权利要求1所述的制备方法，其特征在于，于所述SIC基底内形成若干间隔设置的第一导电类型的阱区、位于所述阱区内的第一导电类型的第一有源区和第二导电类型的第二有源区的过程包括步骤：
于所述SIC基底上形成第一掩膜层，所述第一掩膜层上定义有所述阱区的图形，在第一掩膜层的作用下对所述SIC基底进行第一导电类型的离子注入，以于所述SIC基底内形成若干间隔设置的第一导电类型的所述阱区；
于所述SIC基底上形成第二掩膜层，所述第二掩膜层定义出所述第二有源区的图形，在第一掩膜层和第二掩膜层的作用下对所述阱区进行第二导电类型的离子注入，以于所述阱区内形成多个间隔分布的所述第二有源区；
于所述SIC基底上形成第三掩膜层，所述第三掩膜层上定义出所述第一有源区的图形，在第三掩膜层的作用对所述阱区进行第一导电类型的离子注入，以于所述阱区内形成所述第一有源区；
去除残余的掩膜层。
3.根据权利要求2所述的制备方法，其特征在于，去除残余的掩膜层后，还包括对得到的结构进行高温退火以激活注入离子及修复注入损伤的步骤。
4.根据权利要求3所述的制备方法，其特征在于，所述高温退火在炉管设备上进行，退火温度大于等于800℃。
5.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括在形成欧姆接触后形成多个引出电极及漏极欧姆接触的步骤，所述多个引出电极分别与所述第一有源区金属层、第二有源区金属层及栅极结构电连接；所述漏极欧姆接触位于所述SIC基底背离所述栅极结构的表面。
6.根据权利要求1所述的制备方法，其特征在于，所述第一有源区金属层和第二有源区金属层相连接，且在同一工艺中同步形成。
7.根据权利要求6所述的制备方法，其特征在于，所述第一有源区金属层和第二有源区金属层的材质包括镍。
8.根据权利要求1-7任一项所述的制备方法，其特征在于，对第一有源区金属层和第二有源区金属层在不同的温度下进行退火以分别形成第一欧姆接触和第二欧姆接触的步骤包括：
于形成第一有源区金属层和第二有源区金属层后得到的结构表面形成保护层，所述保护层覆盖所述第一有源区和第二有源区中的P型有源区；
采用激光退火对所述第一有源区和第二有源区进行同步退火，其中，覆盖有保护层的P型有源区的实际退火温度低于未覆盖有保护层的第一有源区和第二有源区中的N型有源区的实际退火温度。
9.根据权利要求8所述的制备方法，其特征在于，P型有源区的实际退火温度为800℃-900℃，N型有源区的实际退火温度为1000℃-1200℃。
10.根据权利要求9所述的制备方法，其特征在于，所述第一掩膜层、第二掩膜层和第三掩膜层的材质包括氧化硅层和/或多晶硅层，所述保护层包括氮化钛层和/或氮化硅层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111336567.2A CN114038757B (zh) | 2021-11-12 | 2021-11-12 | Sic mosfet器件的制备方法 |
| PCT/CN2022/102319 WO2023082657A1 (zh) | 2021-11-12 | 2022-06-29 | Sic mosfet器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111336567.2A CN114038757B (zh) | 2021-11-12 | 2021-11-12 | Sic mosfet器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114038757A true CN114038757A (zh) | 2022-02-11 |
| CN114038757B CN114038757B (zh) | 2023-08-18 |
Family
ID=80144090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111336567.2A Active CN114038757B (zh) | 2021-11-12 | 2021-11-12 | Sic mosfet器件的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114038757B (zh) |
| WO (1) | WO2023082657A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023082657A1 (zh) * | 2021-11-12 | 2023-05-19 | 上海积塔半导体有限公司 | Sic mosfet器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150380494A1 (en) * | 2013-02-28 | 2015-12-31 | Mitsubishi Electric Corporation | Semiconductor device |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN110660863A (zh) * | 2019-10-22 | 2020-01-07 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅mosfet功率器件及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810722B (zh) * | 2016-03-16 | 2019-04-30 | 中国科学院半导体研究所 | 一种碳化硅mosfet器件及其制备方法 |
| CN111312811A (zh) * | 2020-03-04 | 2020-06-19 | 厦门市三安集成电路有限公司 | 碳化硅欧姆接触结构及其制备方法 |
| CN114038757B (zh) * | 2021-11-12 | 2023-08-18 | 上海积塔半导体有限公司 | Sic mosfet器件的制备方法 |
-
2021
- 2021-11-12 CN CN202111336567.2A patent/CN114038757B/zh active Active
-
2022
- 2022-06-29 WO PCT/CN2022/102319 patent/WO2023082657A1/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150380494A1 (en) * | 2013-02-28 | 2015-12-31 | Mitsubishi Electric Corporation | Semiconductor device |
| CN110350035A (zh) * | 2019-05-30 | 2019-10-18 | 上海功成半导体科技有限公司 | SiC MOSFET功率器件及其制备方法 |
| CN110660863A (zh) * | 2019-10-22 | 2020-01-07 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅mosfet功率器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 季益静: "碳化硅功率器件中的金属半导体接触工艺研究" * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023082657A1 (zh) * | 2021-11-12 | 2023-05-19 | 上海积塔半导体有限公司 | Sic mosfet器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114038757B (zh) | 2023-08-18 |
| WO2023082657A1 (zh) | 2023-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11973114B2 (en) | MOS-based power semiconductor device having increased current carrying area and method of fabricating same | |
| US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| TWI389309B (zh) | 利用下沉溝槽之具有頂部汲極的半導體功率元件 | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| US20150357405A1 (en) | Semiconductor device | |
| US9837358B2 (en) | Source-gate region architecture in a vertical power semiconductor device | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN103545311A (zh) | 具有平行电阻器的高压器件 | |
| WO2018082455A1 (zh) | 功率器件及其制造方法 | |
| US7238976B1 (en) | Schottky barrier rectifier and method of manufacturing the same | |
| CN114464674B (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN111508843B (zh) | 半导体器件及其形成方法 | |
| US20220199828A1 (en) | Fin transistors with doped control layer for junction control | |
| CN114038757B (zh) | Sic mosfet器件的制备方法 | |
| KR102177257B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2023513933A (ja) | 縦型フィン電界効果トランジスタ、縦型フィン電界効果トランジスタ装置、および縦型フィン電界効果トランジスタの形成方法 | |
| US20210376145A1 (en) | Ldmos device and manufacturing method thereof | |
| CN110277456B (zh) | 肖特基器件及制造方法 | |
| JP2016526804A (ja) | 複数の注入層をもつ高電圧電界効果トランジスタ | |
| CN116565004B (zh) | 射频半导体器件及其制作方法 | |
| TWI808856B (zh) | 帶有遮罩電極的底部源極溝槽mosfet | |
| US20220157972A1 (en) | Fin-based laterally-diffused metal-oxide semiconductor field effect transistor | |
| US20220246723A1 (en) | Silicon carbide vertical conduction mosfet device for power applications and manufacturing process thereof | |
| CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 | |
| CN115377207A (zh) | 具有肖特基二极管的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |