CN114464674B - Ldmosfet器件、制作方法及芯片 - Google Patents
Ldmosfet器件、制作方法及芯片 Download PDFInfo
- Publication number
- CN114464674B CN114464674B CN202210375521.XA CN202210375521A CN114464674B CN 114464674 B CN114464674 B CN 114464674B CN 202210375521 A CN202210375521 A CN 202210375521A CN 114464674 B CN114464674 B CN 114464674B
- Authority
- CN
- China
- Prior art keywords
- region
- conductivity type
- shallow trench
- trench isolation
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 210000000746 body region Anatomy 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0865—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0882—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOSFET器件、制作方法及芯片，属于芯片技术领域。所述LDMOSFET器件包括：半导体衬底、栅极、源极区、漏极区、体区以及漂移区；体区以及漂移区形成在半导体衬底内，栅极形成在半导体衬底的上方且一端与体区相连，另一端位于漂移区上方；栅极与半导体衬底上方覆盖有介质层，介质层开设有接触孔，源极区形成在体区上方的接触孔内与体区相接，且位于栅极的一侧；漏极区形成在漂移区上方的接触孔内与漂移区相接，且位于栅极的另一侧。该LDMOSFET器件将漏极区设置在半导体衬底的上方，不占漂移区的部分区域，不影响漂移区击穿电压的提升效果，不增加导通电阻。
Description
技术领域
本发明涉及芯片技术领域，具体地涉及一种LDMOSFET器件、一种LDMOSFET器件制作方法以及一种芯片。
背景技术
双扩散金属氧化物半导体场效应管(Double-diffused MOS，简称DMOS)具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。双扩散金属氧化物半导体场效应管主要有两种类型，垂直双扩散金属氧化物半导体场效应管（Vertical Double-diffused MOSFET，简称VDMOSFET）和横向双扩散金属氧化物半导体场效应管（LateralDouble-diffused MOSFET，简称LDMOSFET）。
对于LDMOSFET，特征导通电阻（Specific on-Resistance，Rsp）和击穿电压（Breakdown Voltage，BV）是两个重要的指标，其外延层的厚度、掺杂浓度、漂移区的长度是最重要的特性参数。
通常，在制造高压LDMOSFET的过程中，需要在LDMOSFET的漏端设置漂移区（Drift），以承受电压。漂移区越大，击穿电压通常越高。对于LDMOSFET器件来说，击穿电压越高，性能越好。如何提高击穿电压一直是LDMOSFET器件设计的难题。
发明内容
本发明实施方式的目的是提供一种LDMOSFET器件、制作方法及芯片，该LDMOSFET器件将漏极区和源极区设置在半导体衬底的上方，不占漂移区和体区的部分区域，增大耗尽区面积，不影响漂移区对击穿电压的提升效果，不增加导通电阻，工艺简单。
为了实现上述目的，本发明第一方面提供一种LDMOSFET器件，包括：半导体衬底、栅极、源极区、漏极区、体区以及漂移区；所述体区以及漂移区形成在所述半导体衬底内；所述栅极形成在半导体衬底上方且一端与所述体区相连，另一端位于所述漂移区上方；所述栅极与所述半导体衬底上方覆盖有介质层，所述介质层开设有接触孔，所述源极区形成在所述体区上方的接触孔内与所述体区相接，且位于栅极的一侧；所述漏极区形成在所述漂移区上方的接触孔内与所述漂移区相接，且位于所述栅极的另一侧。
可选的，所述介质层上方形成有金属层，所述金属层位于所述接触孔上方且延伸到所述接触孔内与所述源极区或漏极区相接。金属层可以减少用于形成源极区和漏极区的选择性外延硅的电阻，提升器件性能。
进一步地，所述LDMOSFET器件还包括：浅沟槽隔离区，所述浅沟槽隔离区包括第一浅沟槽隔离区、第二浅沟槽隔离区和第三浅沟槽隔离区；所述第一浅沟槽隔离区形成在所述漂移区内，且一侧与所述栅极相接，另一侧的边界与所述漏极区的第一边界相邻且不相接；所述第二浅沟槽隔离区的第一侧位于所述漂移区且边界与所述漏极区的第二边界相邻且不相接，第二侧位于所述漂移区外；所述第三浅沟槽隔离区设置在所述漂移区外，且与所述第二浅沟槽隔离区之间具有第一间隔区域。第一浅沟槽隔离区可以在漂移区和栅极边界处形成隔离；第二浅沟槽隔离区可以在漏极区和保护环之间形成隔离；第三浅沟槽隔离区可以在保护环和第二阱区之间形成隔离。
进一步地，所述LDMOSFET器件还包括：保护环；所述保护环形成在所述第一间隔区域上方的接触孔内与所述半导体衬底相接。
进一步地，所述LDMOSFET器件还包括：埋区和高压阱区；
所述高压阱区包括第一导电类型阱区和第二导电类型阱区；所述埋区位于所述第一导电类型阱区的下方，所述第二导电类型阱区形成在所述第一导电类型阱区的两侧；所述漂移区和所述体区位于第一导电类型阱区内，且所述漂移区位于所述体区的两侧；
所述第二浅沟槽隔离区的第二侧位于所述第一导电类型阱区；所述第三浅沟槽隔离区的第一侧位于所述第一导电类型阱区，第二侧位于所述第二导电类型阱区；
所述保护环与所述第一导电类型阱区相接。
进一步地，所述漂移区为第一导电类型漂移区，所述体区为第二导电类型体区，所述半导体衬底为第二导电类型的衬底；所述源极区为第一导电类型的源极区，所述漏极区为第一导电类型的漏极区，所述保护环为第一导电类型的保护环。
可选的，所述第一导电类型为N型，所述第二导电类型为P型；或者
所述第一导电类型为P型，所述第二导电类型为N型。
本发明第二方面提供一种LDMOSFET器件制作方法，所述制作方法包括：
在制作完成栅极的半成品器件上方沉积介质层；
在所述介质层中形成接触孔；
在所述接触孔中选择性外延生长硅，CMP磨平表面，干法刻蚀形成硅结构，所述硅结构与所述半成品器件的半导体衬底相接；
离子注入，在对应的所述硅结构中形成源极区和漏极区。上述方法结构工艺简单，与现有LDMOSFET制作工艺能够有效兼容。
可选的，在所述介质层中形成接触孔，包括：
在所述介质层表面涂布光刻胶；
曝光显影，去除接触孔对应位置处的光刻胶；
干法刻蚀去除所述接触孔对应位置处的介质层，形成接触孔。通过干法刻蚀形成接触孔，具有较好的选择性，刻蚀效果好。
进一步地，所述离子注入步骤还用于：在对应的所述硅结构中形成保护环。形成保护环的接触孔和形成源极区和漏极区的接触孔在同一工艺步骤中完成，不需要额外的步骤。
可选的，所述方法还包括：
在所述介质层上方沉积金属，去除金属层区域外的金属，形成金属层。
本发明第三方面提供一种芯片，所述芯片包括所述的LDMOSFET器件。
通过上述技术方案，该LDMOSFET器件将漏极区和源极区设置在半导体衬底的上方，不占漂移区和体区的部分区域，增大耗尽区面积，不影响漂移区对击穿电压的提升效果，不增加导通电阻，工艺简单。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的LDMOSFET器件结构示意图；
图2是本发明一种实施方式提供的LDMOSFET器件制作方法流程图；
图3A-3G是本发明一种实施方式提供的LDMOSFET器件制作方法步骤示意图。
附图标记说明
1-半导体衬底，2-埋区，3-第一导电类型阱区，4-漏极区，5-漂移区，6-体区，7-栅极，8-保护环，9-浅沟槽隔离区，901-第一浅沟槽隔离区，902-第二浅沟槽隔离区，903-第三浅沟槽隔离区，10-第二导电类型阱区，11-源极区，12-介质层，13-接触孔，14-硅结构，15-金属层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本申请中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指基于附图所示的方位或位置关系，或者是该产品使用时惯常摆放的方位或位置关系。
术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平、竖直或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解。
现有技术中，漏端N+或P+形成在LDMOSFET器件漂移区内，会占据一部分漂移区面积，并且在LDMOSFET工作时，漏端形成一个较大的电场峰值，影响击穿电压。源极形成在器件体区内，会影响电场分布，从而影响击穿电压。
图1是本发一种实施方式提供的LDMOSFET器件结构示意图。如图1所示，所述LDMOSFET器件包括：半导体衬底1、栅极7、源极区11、漏极区4、体区6以及漂移区5；所述体区6以及漂移区5形成在所述半导体衬底1内；所述栅极7形成在半导体衬底1上方且一端与所述体区6相连，另一端位于所述漂移区5上方；所述栅极7与所述半导体衬底1上方覆盖有介质层12，所述介质层12开设有接触孔13，所述源极区11形成在所述体区6上方的接触孔13内与所述体区6相接，且位于栅极7的一侧；所述漏极区4形成在所述漂移区5上方的接触孔13内与所述漂移区5相接，且位于所述栅极7的另一侧。将漏极区4设置在半导体衬底1的上方，且在版图上与漂移区5连接，这样漏极区4不再占用漂移区5的面积，漏端不会形成较大的电场峰值，提升击穿电压。体区除了沟道的表面没有被耗尽外，其他大部分区域也是被耗尽的，将源极区和漏极区都做在半导体衬底上方增大耗尽区面积。
进一步地，所述LDMOSFET器件还包括：浅沟槽隔离区9，所述浅沟槽隔离区9包括第一浅沟槽隔离区901、第二浅沟槽隔离区902和第三浅沟槽隔离区903；所述第一浅沟槽隔离区901形成在所述漂移区5内，且一侧与所述栅极7相接，另一侧的边界与所述漏极区4的第一边界相邻且不相接；所述第二浅沟槽隔离区902的第一侧位于所述漂移区5且边界与所述漏极区4的第二边界相邻且不相接，第二侧位于所述漂移区5外；所述第三浅沟槽隔离区903设置在所述漂移区5外，且与所述第二浅沟槽隔离区902的第二侧之间具有第一间隔区域。第一浅沟槽隔离区901可以在漂移区5和栅极7边界处形成隔离；第二浅沟槽隔离区902可以在漏极区4和保护环8之间形成隔离；第三浅沟槽隔离区903可以在保护环8和第二导电类型阱区之间形成隔离。
在本实施例中，所述LDMOSFET器件还包括：保护环8；所述保护环8形成在所述第一间隔区域上方的接触孔13内与所述半导体衬底1相接。
在本实施例中，所述LDMOSFET器件还包括：埋区2和高压阱区；
所述高压阱区包括第一导电类型阱区3和第二导电类型阱区10；所述埋区2位于所述第一导电类型阱区3的下方，所述第二导电类型阱区10形成在所述第一导电类型阱区3的两侧；所述漂移区5和所述体区6位于第一导电类型阱区3内，且所述漂移区5位于所述体区6的两侧；
所述第二浅沟槽隔离区902的第二侧位于所述第一导电类型阱区3；所述第三浅沟槽隔离区903的第一侧位于所述第一导电类型阱区3，第二侧位于所述第二导电类型阱区10；
所述保护环8与所述第一导电类型阱区3相接。
在本实施例中，所述漂移区5为第一导电类型漂移区5，所述体区6为第二导电类型体区6，所述半导体衬底1为第二导电类型的衬底；所述源极区11为第一导电类型的源极区11，所述漏极区4为第一导电类型的漏极区4，所述保护环8为第一导电类型的保护环8。第一导电类型漂移区5为N型漂移区5，第二导电类型体区6为P型体区6，第二导电类型的衬底为P型衬底；第一导电类型的源极区11为N型源极区11，第一导电类型的漏极区4为N型漏极区4，第一导电类型的保护环8为N型保护环8。
实施例二
本实施例提供一种LDMOSFET器件，所述LDMOSFET器件包括：半导体衬底1、栅极7、源极区11、漏极区4、体区6以及漂移区5，所述体区6以及漂移区5形成在所述半导体衬底1内，所述栅极7形成在半导体衬底1的上方，且一端与所述体区6相连，另一端位于所述漂移区5上方，所述栅极7与所述半导体衬底1上方覆盖有介质层12，所述介质层12开设有接触孔13，所述源极区11形成在所述体区6上方的接触孔13内与所述体区6相接，且位于栅极7的一侧；所述漏极区4形成在所述漂移区5上方的接触孔13内与所述漂移区5相接，且位于所述栅极7的另一侧。将漏极区4设置在半导体衬底1的上方，且在版图上与漂移区5连接，这样漏极区4不再占用漂移区5的面积，漏端不会形成较大的电场峰值，提升击穿电压。
进一步地，所述LDMOSFET器件还包括：浅沟槽隔离区9，所述浅沟槽隔离区9包括第一浅沟槽隔离区901、第二浅沟槽隔离区902和第三浅沟槽隔离区903，所述第一浅沟槽隔离区901形成在所述漂移区5内，且一侧与所述栅极7相接，另一侧的边界与所述漏极区4的第一边界相邻且不相接；所述第二浅沟槽隔离区902的第一侧位于所述漂移区5且边界与所述漏极区4的第二边界相邻且不相接，第二侧位于所述漂移区5外；所述第三浅沟槽隔离区903设置在所述漂移区5外，且与所述第二浅沟槽隔离区902的第二侧之间具有第一间隔区域。第一浅沟槽隔离区901可以在漂移区5和栅极7边界处形成隔离；第二浅沟槽隔离区902可以在漏极区4和保护环8之间形成隔离；第三浅沟槽隔离区903可以在保护环8和第二导电类型阱区之间形成隔离。
在本实施例中，所述LDMOSFET器件还包括：保护环8；所述保护环8形成在所述第一间隔区域上方的接触孔13内与所述半导体衬底1相接。
在本实施例中，所述LDMOSFET器件还包括：埋区2和高压阱区；
所述高压阱区包括第一导电类型阱区3和第二导电类型阱区10；所述埋区2位于所述第一导电类型阱区3的下方，所述第二导电类型阱区10形成在所述第一导电类型阱区3的两侧；所述漂移区5和所述体区6位于第一导电类型阱区3内，且所述漂移区5位于所述体区6的两侧；
所述第二浅沟槽隔离区902的第二侧位于所述第一导电类型阱区3；所述第三浅沟槽隔离区903的第一侧位于所述第一导电类型阱区3，第二侧位于所述第二导电类型阱区10；
所述保护环8与所述第一导电类型阱区3相接。
在本实施例中，所述漂移区5为第一导电类型漂移区5，所述体区6为第二导电类型体区6，所述半导体衬底1为第二导电类型的衬底；所述源极区11为第一导电类型的源极区11，所述漏极区4为第一导电类型的漏极区4，所述保护环8为第一导电类型的保护环8。第一导电类型漂移区5为P型漂移区5，第二导电类型体区6为N型体区6，第二导电类型的衬底为N型衬底；第一导电类型的源极区11为P型源极区11，第一导电类型的漏极区4为P型漏极区4，第一导电类型的保护环8为P型保护环8。
需要说明的是，在上述实施例中，栅极7为本领域内通用的栅极结构，包括场氧、多晶硅栅等结构。
实施例三
图2是本发明一种实时方式提供的LDMOSFET器件制作方法流程图，如图2所示，所述制作方法包括：
步骤一：在制作完成栅极7的半成品器件上方沉积介质层12。制作完成栅极7的半成品器件如图3A所示，从图中可以看出，该半成品器件已经制作完成了高压阱区、埋区2、漂移区5、体区6、浅沟槽隔离区9以及栅极7。沉积介质层12后的结构如图3B所示，介质层12覆盖整个半成品器件。在一些实施例中，介质层厚度为6000~8000A。
步骤二：在所述介质层12中形成接触孔13。如图3C所示，接触孔13需要直接连通到半成品器件的半导体衬底1。
在所述介质层12中形成接触孔13，具体包括：
2-1）在所述介质层12表面涂布光刻胶；
2-2）曝光显影，去除接触孔13对应位置处的光刻胶；
2-3）干法刻蚀去除所述接触孔13对应位置处的介质层12，形成接触孔13。通过干法刻蚀形成接触孔13，具有较好的选择性，刻蚀效果好。接触孔制作完成后结构如图3C所示。
步骤三：在所述接触孔13中选择性外延生长硅，CMP磨平表面，干法刻蚀形成硅结构14，所述硅结构14与所述半成品器件的半导体衬底1相接，如图3E所示。选择性外延生长硅并经过化学机械抛光CMP处理后，得到如图3D所示的结构。CMP后的硅结构再经过干法刻蚀，得到用于形成源极区、漏极区的硅厚度，干法刻蚀后剩余的硅的厚度约为0.2u~0.3um，如图3E所示。
步骤四：离子注入，在对应的所述硅结构14中形成源极区11和漏极区4，如图3F所示。
在离子注入前，进行源漏光刻，然后再进行源漏注入，在体区6上方的接触孔13内的硅结构14中注入离子形成源极区11，在漂移区5上方的接触孔13内的硅结构14中注入离子形成漏极区4。源漏注入的能量需要比通常的源漏注入能量大，N+ 砷注入能量 80~100keV，剂量：5e15~8e15cm2，零度角；P+ 硼注入能量15~30keV，剂量：2e15~4e15cm2，零度角；然后进行高温退火，温度为980~1050℃，持续时间为10~15秒，然后形成如图3F所示的结构。
上述方法结构工艺简单，与现有LDMOSFET制作工艺能够有效兼容。同步制作源极区11和漏极区4这样能够节省工艺流程，相对于仍然将源极区形成在半导体衬底1内，可以减少重新光刻打开介质层的步骤。
需要说明的是，在图3A-3F中，保护环8与源极区11和漏极区4同步制作的，步骤二中制作的接触孔13还包括用于形成保护环8的接触孔13，步骤三中同样对用于形成保护环8的接触孔13外延形成硅结构14，步骤四中离子注入也需要在保护环8对应位置处的硅结构14中注入离子，形成保护环8，这样可以节约工艺流程，同时减少需要的光刻板的数量。
在其他一些实施例中，根据需要可以将保护环8、漏极区4、源极区11的制作流程分开成多个步骤。
在一些实施例中，上述LDMOSFET器件制作方法还包括：在所述介质层上方沉积金属，去除金属层区域外的金属，形成金属层15。在一些实施例中采用物理气相沉积的方式在介质层上方沉积金属，然后通过光刻、干法刻蚀去除金属层区域外的金属，形成图3G所示的结构。在上述实施例中，金属可以是单一金属也可以是合金。
本发明第三方面提供一种芯片，所述芯片包括所述的LDMOSFET器件。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。
Claims (12)
1.一种LDMOSFET器件，包括：半导体衬底（1）、栅极（7）、源极区（11）、漏极区（4）、体区（6）以及漂移区（5）；其特征在于，所述体区（6）以及漂移区（5）形成在所述半导体衬底（1）内；所述栅极（7）形成在半导体衬底（1）上方且一端与所述体区（6）相连，另一端位于所述漂移区（5）上方；所述栅极与所述半导体衬底（1）上方覆盖有介质层（12），所述介质层（12）开设有接触孔（13），所述源极区（11）形成在所述体区（6）上方的接触孔（13）内与所述体区（6）相接，且位于栅极（7）的一侧；所述漏极区（4）形成在所述漂移区（5）上方的接触孔（13）内与所述漂移区（5）相接，且位于所述栅极（7）的另一侧。
2.根据权利要求1所述的LDMOSFET器件，其特征在于，所述介质层（12）上方形成有金属层（15），所述金属层（15）位于所述接触孔（13）上方且延伸到所述接触孔（13）内与所述源极区（11）或漏极区（4）相接。
3.根据权利要求1所述的LDMOSFET器件，其特征在于，所述LDMOSFET器件还包括：浅沟槽隔离区（9），所述浅沟槽隔离区（9）包括第一浅沟槽隔离区（901）、第二浅沟槽隔离区（902）和第三浅沟槽隔离区（903）；所述第一浅沟槽隔离区（901）形成在所述漂移区（5）内，且一侧与所述栅极（7）相接，另一侧的边界与所述漏极区（4）的第一边界相邻且不相接；所述第二浅沟槽隔离区（902）的第一侧位于所述漂移区（5）且边界与所述漏极区（4）的第二边界相邻且不相接，第二侧位于所述漂移区（5）外；所述第三浅沟槽隔离区（903）设置在所述漂移区（5）外，且与所述第二浅沟槽隔离区（902）的第二侧之间具有第一间隔区域。
4.根据权利要求3所述的LDMOSFET器件，其特征在于，所述LDMOSFET器件还包括：保护环（8）；所述保护环（8）形成在所述第一间隔区域上方的接触孔（13）内与所述半导体衬底（1）相接。
5.根据权利要求4所述的LDMOSFET器件，其特征在于，所述LDMOSFET器件还包括：埋区（2）和高压阱区；
所述高压阱区包括第一导电类型阱区（3）和第二导电类型阱区（10）；所述埋区（2）位于所述第一导电类型阱区（3）的下方，所述第二导电类型阱区（10）形成在所述第一导电类型阱区（3）的两侧；所述漂移区（5）和所述体区（6）位于第一导电类型阱区（3）内，且所述漂移区（5）位于所述体区（6）的两侧；
所述第二浅沟槽隔离区（902）的第二侧位于所述第一导电类型阱区（3）；所述第三浅沟槽隔离区（903）的第一侧位于所述第一导电类型阱区（3），第二侧位于所述第二导电类型阱区（10）；
所述保护环与所述第一导电类型阱区（3）相接。
6.根据权利要求5所述的LDMOSFET器件，其特征在于，所述漂移区（5）为第一导电类型漂移区（5），所述体区（6）为第二导电类型体区（6），所述半导体衬底（1）为第二导电类型的衬底；所述源极区（11）为第一导电类型的源极区，所述漏极区（4）为第一导电类型的漏极区，所述保护环（8）为第一导电类型的保护环。
7.根据权利要求6所述的LDMOSFET器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者
所述第一导电类型为P型，所述第二导电类型为N型。
8.一种LDMOSFET器件制作方法，其特征在于，所述制作方法用于制作权利要求1-7中任一项所述的LDMOSFET器件，所述制作方法包括：
在制作完成栅极的半成品器件上方沉积介质层；
在所述介质层中形成接触孔；
在所述接触孔中选择性外延生长硅，CMP磨平表面，干法刻蚀形成硅结构，所述硅结构与所述半成品器件的半导体衬底相接；
离子注入，在对应的所述硅结构中形成源极区、漏极区。
9.根据权利要求8所述的LDMOSFET器件制作方法，其特征在于，在所述介质层中形成接触孔，包括：
在所述介质层表面涂布光刻胶；
曝光显影，去除接触孔对应位置处的光刻胶；
干法刻蚀去除所述接触孔对应位置处的介质层，形成接触孔。
10.根据权利要求8所述的LDMOSFET器件制作方法，其特征在于，所述离子注入步骤还用于：在对应的所述硅结构中形成保护环。
11.根据权利要求8或10所述的LDMOSFET器件制作方法，其特征在于，所述方法还包括：
在所述介质层上方沉积金属，去除金属层区域外的金属，形成金属层。
12.一种芯片，其特征在于，所述芯片包括权利要求1-7中任一项权利要求所述的LDMOSFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210375521.XA CN114464674B (zh) | 2022-04-11 | 2022-04-11 | Ldmosfet器件、制作方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210375521.XA CN114464674B (zh) | 2022-04-11 | 2022-04-11 | Ldmosfet器件、制作方法及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114464674A CN114464674A (zh) | 2022-05-10 |
| CN114464674B true CN114464674B (zh) | 2022-06-07 |
Family
ID=81416816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210375521.XA Active CN114464674B (zh) | 2022-04-11 | 2022-04-11 | Ldmosfet器件、制作方法及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114464674B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823345B (zh) * | 2022-06-29 | 2022-09-09 | 广州粤芯半导体技术有限公司 | 一种ldmos晶体管及其制作方法 |
| CN115084235B (zh) * | 2022-07-25 | 2023-01-17 | 北京芯可鉴科技有限公司 | Ldmos器件、制备方法及芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035718A (zh) * | 2012-08-17 | 2013-04-10 | 上海华虹Nec电子有限公司 | 半导体器件及其制作方法 |
| CN103035717A (zh) * | 2012-07-27 | 2013-04-10 | 上海华虹Nec电子有限公司 | 阶梯形漂移区的ldmos器件及其制造方法 |
| CN107978635A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN112242445A (zh) * | 2019-07-17 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN113964188A (zh) * | 2021-12-21 | 2022-01-21 | 北京芯可鉴科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6509665B2 (ja) * | 2015-07-23 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2022
- 2022-04-11 CN CN202210375521.XA patent/CN114464674B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035717A (zh) * | 2012-07-27 | 2013-04-10 | 上海华虹Nec电子有限公司 | 阶梯形漂移区的ldmos器件及其制造方法 |
| CN103035718A (zh) * | 2012-08-17 | 2013-04-10 | 上海华虹Nec电子有限公司 | 半导体器件及其制作方法 |
| CN107978635A (zh) * | 2016-10-21 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN112242445A (zh) * | 2019-07-17 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| CN113964188A (zh) * | 2021-12-21 | 2022-01-21 | 北京芯可鉴科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114464674A (zh) | 2022-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11973114B2 (en) | MOS-based power semiconductor device having increased current carrying area and method of fabricating same | |
| US9837358B2 (en) | Source-gate region architecture in a vertical power semiconductor device | |
| CN114464674B (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN111509035B (zh) | 低成本高性能沟槽型功率半导体器件及其制备方法 | |
| US9000516B2 (en) | Super-junction device and method of forming the same | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| US20220157989A1 (en) | Mosfet device with shielding region and manufacturing method thereof | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN102945806A (zh) | 集成肖特基二极管的mos器件的制造方法 | |
| CN112117332A (zh) | Ldmos器件及工艺方法 | |
| CN114361244B (zh) | Ldmosfet器件、制作方法及芯片 | |
| KR101912030B1 (ko) | 결합된 게이트 및 소스 트렌치 형성 및 관련 구조 | |
| CN110957370A (zh) | 横向双扩散晶体管的制造方法 | |
| CN115642182B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114038757A (zh) | Sic mosfet器件的制备方法 | |
| CN113990942B (zh) | 圆形对称结构的ldmos器件及其制备方法 | |
| CN114093950B (zh) | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 | |
| CN114628496B (zh) | 一种沟槽型功率半导体器件结构及其制作方法 | |
| CN113394298B (zh) | 一种超低比导通电阻的ldmos器件及其制造方法 | |
| KR20170137002A (ko) | 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체 | |
| CN118248554A (zh) | 横向扩散金属氧化物半导体器件及其制备方法 | |
| KR101640570B1 (ko) | 실리콘 카바이드 트렌치 게이트형 전력 모스 소자 및 그 제조방법 | |
| CN118248738A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN118116808A (zh) | 沟槽终端结构的小型化高压平面vdmos及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |