CN103035717A - 阶梯形漂移区的ldmos器件及其制造方法 - Google Patents

阶梯形漂移区的ldmos器件及其制造方法 Download PDF

Info

Publication number
CN103035717A
CN103035717A CN2012102649455A CN201210264945A CN103035717A CN 103035717 A CN103035717 A CN 103035717A CN 2012102649455 A CN2012102649455 A CN 2012102649455A CN 201210264945 A CN201210264945 A CN 201210264945A CN 103035717 A CN103035717 A CN 103035717A
Authority
CN
China
Prior art keywords
drift region
ldmos device
conduction type
drain terminal
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102649455A
Other languages
English (en)
Other versions
CN103035717B (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210264945.5A priority Critical patent/CN103035717B/zh
Publication of CN103035717A publication Critical patent/CN103035717A/zh
Priority to US13/947,604 priority patent/US9029948B2/en
Application granted granted Critical
Publication of CN103035717B publication Critical patent/CN103035717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Abstract

本申请公开了一种阶梯形漂移区的LDMOS器件，在沟道和漏端之间具有漂移区，所述漂移区的上表面具有阶梯状形貌，且从沟道到漏端方向漂移区的厚度递减，使得LDMOS器件工作时漂移区总是完全被耗尽。本申请还公开了其制造方法。本申请阶梯形漂移区的LDMOS器件可同时获得高击穿电压和低导通电阻。

Description

阶梯形漂移区的LDMOS器件及其制造方法
技术领域
本申请涉及一种LDMOS（Laterally Diffused MOS，横向扩散MOS晶体管）器件。
背景技术
LDMOS（横向扩散MOS晶体管，Lateral Diffuse MOS Transistor）经常被用作功率开关器件。
请参阅图1a，这是一种现有的n型LDMOS器件的示意图。在p型衬底（或外延层）10中具有横向相邻的p型掺杂区11和n型漂移区12。n型漂移区12的上表面呈水平状。在p型掺杂区11的中间位置具有n型重掺杂源端19。栅氧化层13的一端在n型漂移区12之上，另一端在n型重掺杂源端19之上，中间部分在p型掺杂区11之上。栅氧化层13之上具有栅极14。栅氧化层13和栅极14的两侧具有侧墙15。在n型漂移区12远离p型掺杂区11的一端具有n型重掺杂漏端20。在p型掺杂区11远离n型漂移区12的一端具有p型重掺杂沟道引出端21。栅氧化层13下方的p型掺杂区11是器件的沟道。如将上述n型LDMOS器件的各部分掺杂类型变为相反，就是p型LDMOS器件。
上述LDMOS器件是非沟道隔离型的，还有一类沟道隔离型的LDMOS器件。如果在图1a的基础上增加一个n阱，该n阱在p型衬底10中，而p型掺杂区11和n型漂移区12均在该n阱中，则为沟道隔离型的n型LDMOS器件。如将上述沟道隔离型的n型LDMOS器件各部分掺杂类型变为相反，就是沟道隔离型的p型LDMOS器件。
为了减小功耗，需要LDMOS器件具有尽可能低的导通电阻。因此在器件设计时总是尽可能地减小漂移区的长度（图1a中的尺寸A）、和/或提高漂移区的掺杂浓度，以降低漂移区的串联电阻。LDMOS器件都是高压器件，击穿电压是其重要的特性参数。为了提高击穿电压，需要LDMOS器件尽可能具有较大的漂移区长度和较低的漂移区掺杂浓度。显然，LDMOS器件的导通电阻和击穿电压是一对需要平衡的技术指标，现有的LDMOS器件难以兼顾。
发明内容
本申请所要解决的技术问题是提供一种全新结构的LDMOS器件，可以同时取得较低的导通电阻和较高的击穿电压。
为解决上述技术问题，本申请阶梯形漂移区的LDMOS器件在沟道和漏端之间具有漂移区，其特征是，所述漂移区的上表面具有阶梯状形貌，且从沟道到漏端方向漂移区的厚度递减，使得LDMOS器件工作时漂移区总是完全被耗尽。
本申请阶梯形漂移区的LDMOS器件的制造方法包括如下步骤：
第1步，在第一导电类型的衬底中采用离子注入工艺形成横向相邻的第一导电类型的掺杂区和第二导电类型的漂移区；
第2步，在硅片上形成栅氧化层及其上的多晶硅栅极，栅氧化层横跨掺杂区和漂移区的分界线；
第3步，在栅氧化层和多晶硅栅极的两侧形成侧墙；
第4步，在漂移区形成第一沟槽，其靠近栅氧化层的一端紧挨侧墙或距离侧墙一段距离，其远离栅氧化层的一端紧挨漂移区边界或距离漂移区边界一段距离；
重复第4步零次～多次，重复时在前一次沟槽远离栅氧化层的那一端形成本次沟槽，且本次沟槽的宽度小于前一次沟槽；
第5步，在掺杂区中的中间位置形成第二导电类型的重掺杂源端，重掺杂源端与n型漂移区之间且紧挨栅氧化层的区域是LDMOS器件的沟道；
在漂移区远离栅氧化层的那一端形成第二导电类型的重掺杂漏端；
在掺杂区中远离栅氧化层的那一端形成第一导电类型的重掺杂沟道引出端；
所述第一导电类型、第二导电类型分别是p型、n型；或者相反。
本申请阶梯形漂移区的LDMOS器件，由于漂移区的厚度从沟道到漏端递减，整个漂移区很容易全部耗尽，使得漂移区可以承受较高的击穿电压。同时也可允许漂移区的掺杂浓度进一步提高，使得器件的导通电阻得到较大幅度的降低。因此，本申请的LDMOS器件可同时获得高击穿电压和低导通电阻，器件特性比传统器件有很大的提高。
附图说明
图1a是现有的n型LDMOS器件的垂直剖面示意图。
图1b是图1a所示LDMOS器件在漏端加高压时耗尽区的分布示意图。
图2a是本申请的n型LDMOS器件的垂直剖面示意图。
图2b是图2a所示LDMOS器件在漏端加高压时耗尽区的分布示意图。
图3a～图3f是本申请的n型LDMOS器件（非沟道隔离）的制造方法的各步骤示意图。
图4a、图4b是本申请的LDMOS器件的阶梯形漂移区的示意图。
图中附图标记说明：
10为p型硅衬底；11为p型沟道；12为n型漂移区；13为栅氧化层；14为多晶硅栅极；15为侧墙；16为第一沟槽；17为第二沟槽；18为第三沟槽；19为n型重掺杂源端；20为n型重掺杂漏端；21为p型重掺杂沟道引出端。
具体实施方式
图1a所示的现有的n型LDMOS器件在漏端20加高压时，器件的沟道会使得耗尽区向漏端20横向展开，n型漂移区12与p型衬底11所形成的pn结又使得耗尽区向p型衬底10纵向展开。漂移区12的掺杂浓度越大，耗尽区的横向和纵向尺寸越小。如漂移区12采用高浓度掺杂，则在发生雪崩击穿时还不能全部耗尽漂移区12。漂移区12中靠近漏端20位置的表面区域将不能被耗尽，即图1b中的斜向延展区域。该区域使得漂移区的等效长度小于漂移区的物理长度，使得漂移区的电场过于集中，大幅度增加漂移区12的电场强度，最终使器件的击穿电压较低。
请参阅图2a，这是本申请阶梯形漂移区的LDMOS器件的示意图。其与现有的LDMOS器件的区别仅在于：漂移区12的上表面具有阶梯状形貌，且从沟道到漏端方向漂移区12的厚度递减，使得LDMOS器件工作时漂移区12总是完全被耗尽。所述沟道是指栅氧化层13下方、且紧挨着栅氧化层13的p型掺杂区11。
图2a所示的是非沟道隔离型的n型LDMOS器件，将其各部分掺杂类型变为相反即为非沟道隔离型的p型LDMOS器件。
在图2a基础上增加n阱，该n阱在p型衬底10中，且包围p型掺杂区11和n型漂移区12，则形成了沟道隔离型的n型LDMOS器件。将其各部分掺杂类型变为相反即为沟道隔离型的p型LDMOS器件。
本申请阶梯形漂移区的LDMOS器件中，所述漂移区12的最大厚度与次最大厚度的第一级台阶分界线可以是漂移区12之上的侧墙15外侧（远离栅氧化层13的一侧），如图4a所示；也可以是距离所述侧墙15外侧一段距离（向远离栅氧化层13的方向延展），如图4b所示。
所述漂移区12的最小厚度的那一级台阶的外边界可以是漏端20内侧（靠近栅氧化层13的一侧），如图4a所示，此时漏端20的上表面与漂移区12的最大厚度齐平，同时应保证最小厚度的那一级台阶高于或等于漏端20的下表面；也可以漏端20外侧（远离栅氧化层13的一侧），如图4b所示，此时漏端20的上表面与漂移区12的最小厚度齐平。
本申请阶梯形漂移区的LDMOS器件中，漂移区12的掺杂浓度越高，漂移区12的最大厚度与次最大厚度的第一级台阶分界线越远离漏端20，且漂移区12的最大厚度与最小厚度之差也越大；反之亦然。
本申请所述LDMOS器件的漂移区从沟道到漏端的厚度递减，这样设计的目的是：靠近沟道的漂移区容易被耗尽，可使其较厚；越靠近漏端的漂移区越难被耗尽，可使其较薄；最终目的是不论漂移区的掺杂浓度有多高，均使得LDMOS器件工作时，漂移区总是能够全部耗尽，如图2b所示。图2b中整个n型漂移区12均为耗尽区，这样便实现了LDMOS器件的较高的击穿电压。漂移区的掺杂浓度越低，耗尽区的尺寸越大，因而在高掺杂漂移区的条件下都能使漂移区完全耗尽，则低掺杂漂移区的条件下就更能使漂移区完全耗尽了。采用本申请阶梯形漂移区的LDMOS器件后，可以适当提高漂移区的掺杂浓度，从而获得更低的导通电阻。
下面以图2a所示的非沟道隔离型n型LDMOS器件为例，介绍其制造方法的各步骤：
第1步，请参阅图3a，在p型衬底10中采用离子注入工艺形成横向相邻的p型掺杂区11和n型漂移区12。采用多次离子注入与退火工艺，使漂移区12的杂质分布是从漂移区12表面到内部呈纵向的掺杂浓度递减，这一方面有利于实现低导通电阻，另一方面可帮助全部耗尽阶梯形漂移区以实现高击穿电压。优选地，漂移区的掺杂浓度范围在1×1016～1×1018原子每立方厘米之间。
第2步，请参阅图3b，在硅片上热氧化生长或淀积一层氧化硅，在其上淀积一层多晶硅，采用光刻和刻蚀工艺形成栅氧化层13及其上的多晶硅栅极14。栅氧化层13的一端在p型掺杂区11上，另一端在n型漂移区12上，即其横跨p型掺杂区11和n型漂移区12的分界线。
第3步，请参阅图3c，在硅片上淀积一层介质材料，例如氮化硅，采用干法反刻工艺去除该层介质材料，从而在栅氧化层13和多晶硅栅极14的两侧由残留的介质材料形成侧墙15。
第4步，请参阅图3d，在n型漂移区12中采用光刻和刻蚀工艺形成第一沟槽16。第一沟槽16靠近栅氧化层13的一端可以紧挨着侧墙15，也可以距离侧墙15有一段距离。第一沟槽16远离栅氧化层13的那一端可以紧挨着n型漂移区12的边界，也可以距离n型漂移区的边界有一段距离。
第5步，请参阅图3e，在第一沟槽16的远离栅氧化层13的那一端采用光刻和刻蚀工艺形成第二沟槽17，第二沟槽17的宽度小于第一沟槽16。
第6步，请参阅图3f，在第二沟槽17的远离栅氧化层13的那一端采用光刻和刻蚀工艺形成第三沟槽18，第三沟槽18的宽度小于第二沟槽17。
第7步，请参阅图2a，在p型掺杂区11中紧挨着侧墙15采用离子注入工艺形成n型重掺杂源端19。由于侧墙15的阻挡，n型重掺杂源端19在退火工艺之后位于p型掺杂区11的中间位置，栅氧化层13的一端位于n型重掺杂源端19之上，n型重掺杂源端19与n型漂移区12之间且在栅氧化层13之下的区域是LDMOS器件的沟道。
在n型漂移区12的远离栅氧化层13的那一端采用离子注入工艺形成n型重掺杂漏端21。
在p型掺杂区11中远离栅氧化层13的那一端采用离子注入工艺形成p型重掺杂沟道引出端21。
优选地，重掺杂源端19、重掺杂漏端20的掺杂浓度在1×1020原子每立方厘米以上。重掺杂沟道引出端21的掺杂浓度可以与此相同。
所述方法的第4～6步通过三步刻蚀形成了漂移区上表面的3～4级阶梯形形貌。当第一沟槽16靠近栅氧化层13的一端紧挨着侧墙15，为3级阶梯。当第一沟槽16靠近栅氧化层13的一端距离侧墙15有一段距离，为4级阶梯。
显然这几步刻蚀也可改为1步刻蚀，只要第一沟槽16靠近栅氧化层13的一端距离侧墙15有一段距离，仍可形成2级台阶的形貌；或者改为2步、多步刻蚀，以形成不同台阶数量的阶梯形形貌。
所述方法第3步形成侧墙的步骤，与第4～6步之间并无严格的先后顺序要求，其可以放到第4～6步之后进行，甚至穿插在第4～6步之间进行。
所述方法第1步、第7步的离子注入之后都有退火工艺。第1步优选为高温炉退火工艺，第7步优选为快速热退火（RTA）工艺。
将上述方法的各步骤中各部分掺杂类型、离子注入类型变为相反，即为非沟道隔离型的p型LDMOS器件的制造方法。或者，将第1步改为：先在p型衬底10中采用离子注入工艺形成n阱（未图示），再在将n阱中采用离子注入工艺形成横向相邻的n型掺杂区11和pn型漂移区12。以后各步骤相同，也是非沟道隔离型的p型LDMOS器件的制造方法。
将上述方法的第1步改为：先在p型衬底10中采用离子注入工艺形成n阱（未图示），再在将n阱中采用离子注入工艺形成横向相邻的p型掺杂区11和n型漂移区12。以后各步骤相同，即为沟道隔离型的n型LDMOS器件的制造方法。将其各步骤中各部分掺杂类型、离子注入类型变为相反即为沟道隔离型的p型LDMOS器件的制造方法。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阶梯形漂移区的LDMOS器件，在沟道和漏端之间具有漂移区，其特征是，所述漂移区的上表面具有阶梯状形貌，且从沟道到漏端方向漂移区的厚度递减，使得LDMOS器件工作时漂移区总是完全被耗尽。
2.根据权利要求1所述的阶梯形漂移区的LDMOS器件，其特征是，所述漂移区的最大厚度与次最大厚度的第一级台阶分界线为漂移区之上的侧墙外侧、或距离所述侧墙外侧一段距离。
3.根据权利要求1所述的阶梯形漂移区的LDMOS器件，其特征是，所述漂移区的最小厚度的那一级台阶的外边界为漏端内侧，此时漏端上表面与漂移区最大厚度的那一级台阶齐平，同时最小厚度的那一级台阶等于或高于漏端的下表面；或为漏端外侧，此时漏端上表面与漂移区最小厚度那一级台阶齐平。
4.根据权利要求1所述的阶梯形漂移区的LDMOS器件，其特征是，漂移区的掺杂浓度越高，漂移区的最大厚度与次最大厚度的第一级台阶分界线越远离漏端，且漂移区的最大厚度与最小厚度之差也越大；反之亦然。
5.如权利要求1所述的阶梯形漂移区的LDMOS器件的制造方法，其特征是，包括如下步骤：
第1步，在第一导电类型的衬底中采用离子注入工艺形成横向相邻的第一导电类型的掺杂区和第二导电类型的漂移区；
第2步，在硅片上形成栅氧化层及其上的多晶硅栅极，栅氧化层横跨掺杂区和漂移区的分界线；
第3步，在栅氧化层和多晶硅栅极的两侧形成侧墙；
第4步，在漂移区形成第一沟槽，其靠近栅氧化层的一端紧挨侧墙或距离侧墙一段距离，其远离栅氧化层的一端紧挨漂移区边界或距离漂移区边界一段距离；
重复第4步零次～多次，重复时在前一次沟槽远离栅氧化层的那一端形成本次沟槽，且本次沟槽的宽度小于前一次沟槽；
第5步，在掺杂区中的中间位置形成第二导电类型的重掺杂源端，重掺杂源端与n型漂移区之间且紧挨栅氧化层的区域是LDMOS器件的沟道；
在漂移区远离栅氧化层的那一端形成第二导电类型的重掺杂漏端；
在掺杂区中远离栅氧化层的那一端形成第一导电类型的重掺杂沟道引出端；
所述第一导电类型、第二导电类型分别是p型、n型；或者相反。
6.根据权利要求5所述的阶梯形漂移区的LDMOS器件的制造方法，其特征是，所述方法第1步中，采用多次离子注入与退火工艺，使漂移区的杂质分布是从漂移区表面到内部呈纵向的掺杂浓度递减。
7.根据权利要求5所述的阶梯形漂移区的LDMOS器件的制造方法，其特征是，将所述方法第1步改为：在第一导电类型的衬底中采用离子注入工艺形成第二导电类型的阱，在该阱中以离子注入工艺形成横向相邻的第一导电类型的掺杂区和第二导电类型的漂移区。
8.根据权利要求5所述的阶梯形漂移区的LDMOS器件的制造方法，其特征是，将所述方法第1步改为：在第一导电类型的衬底中采用离子注入工艺形成第二导电类型的阱，在该阱中以离子注入工艺形成横向相邻的第二导电类型的掺杂区和第一导电类型的漂移区。
9.根据权利要求5或8所述的阶梯形漂移区的LDMOS器件的制造方法，其特征是，所述方法第1步中，漂移区的掺杂浓度范围在1×1016～1×1018原子每立方厘米之间，重掺杂源端和重掺杂漏端的掺杂浓度在1×1020原子每立方厘米以上。
10.根据权利要求5所述的阶梯形漂移区的LDMOS器件的制造方法，其特征是，所述方法第3～4步顺序互换。
CN201210264945.5A 2012-07-27 2012-07-27 阶梯形漂移区的ldmos器件及其制造方法 Active CN103035717B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210264945.5A CN103035717B (zh) 2012-07-27 2012-07-27 阶梯形漂移区的ldmos器件及其制造方法
US13/947,604 US9029948B2 (en) 2012-07-27 2013-07-22 LDMOS device with step-like drift region and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210264945.5A CN103035717B (zh) 2012-07-27 2012-07-27 阶梯形漂移区的ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103035717A true CN103035717A (zh) 2013-04-10
CN103035717B CN103035717B (zh) 2015-10-14

Family

ID=48022420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210264945.5A Active CN103035717B (zh) 2012-07-27 2012-07-27 阶梯形漂移区的ldmos器件及其制造方法

Country Status (2)

Country Link
US (1) US9029948B2 (zh)
CN (1) CN103035717B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638003A (zh) * 2013-11-14 2015-05-20 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
JP2017507502A (ja) * 2014-03-06 2017-03-16 日本テキサス・インスツルメンツ株式会社 Ｒｄｓ×ｃｇｄが改善されたｌｄｍｏｓトランジスタ、及びｒｄｓ×ｃｇｄが改善されたｌｄｍｏｓトランジスタを形成する方法
CN111370312A (zh) * 2020-03-24 2020-07-03 上海华虹宏力半导体制造有限公司 Rfldmos器件的制作方法
CN114361244A (zh) * 2022-03-18 2022-04-15 北京芯可鉴科技有限公司 Ldmosfet器件、制作方法及芯片
CN114464674A (zh) * 2022-04-11 2022-05-10 北京芯可鉴科技有限公司 Ldmosfet器件、制作方法及芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933713B (zh) * 2020-09-24 2021-02-05 晶芯成(北京)科技有限公司 半导体器件及其制造方法
CN114267717B (zh) * 2021-11-19 2024-03-01 深圳深爱半导体股份有限公司 半导体器件及其制备方法
CN115274857B (zh) * 2022-09-30 2023-01-24 北京芯可鉴科技有限公司 Ldmos器件、ldmos器件制造方法及芯片
CN116779537B (zh) * 2023-08-17 2023-11-14 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693340B1 (en) * 2001-05-11 2004-02-17 Fuji Electric Co., Ltd. Lateral semiconductor device
US7531875B2 (en) * 2003-05-13 2009-05-12 Cambridge Semiconductor Limited Lateral SOI semiconductor device
CN101783295A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种高压ldmos器件及其制造方法
CN102412162A (zh) * 2011-11-23 2012-04-11 上海华虹Nec电子有限公司 提高nldmos击穿电压的方法
CN102543738A (zh) * 2010-12-20 2012-07-04 上海华虹Nec电子有限公司 高压ldmos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693340B1 (en) * 2001-05-11 2004-02-17 Fuji Electric Co., Ltd. Lateral semiconductor device
US7531875B2 (en) * 2003-05-13 2009-05-12 Cambridge Semiconductor Limited Lateral SOI semiconductor device
CN101783295A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 一种高压ldmos器件及其制造方法
CN102543738A (zh) * 2010-12-20 2012-07-04 上海华虹Nec电子有限公司 高压ldmos器件及其制造方法
CN102412162A (zh) * 2011-11-23 2012-04-11 上海华虹Nec电子有限公司 提高nldmos击穿电压的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638003A (zh) * 2013-11-14 2015-05-20 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
CN104638003B (zh) * 2013-11-14 2019-04-09 上海华虹宏力半导体制造有限公司 射频ldmos器件及工艺方法
JP2017507502A (ja) * 2014-03-06 2017-03-16 日本テキサス・インスツルメンツ株式会社 Ｒｄｓ×ｃｇｄが改善されたｌｄｍｏｓトランジスタ、及びｒｄｓ×ｃｇｄが改善されたｌｄｍｏｓトランジスタを形成する方法
CN111370312A (zh) * 2020-03-24 2020-07-03 上海华虹宏力半导体制造有限公司 Rfldmos器件的制作方法
CN111370312B (zh) * 2020-03-24 2023-05-02 上海华虹宏力半导体制造有限公司 Rfldmos器件的制作方法
CN114361244A (zh) * 2022-03-18 2022-04-15 北京芯可鉴科技有限公司 Ldmosfet器件、制作方法及芯片
CN114464674A (zh) * 2022-04-11 2022-05-10 北京芯可鉴科技有限公司 Ldmosfet器件、制作方法及芯片
CN114464674B (zh) * 2022-04-11 2022-06-07 北京芯可鉴科技有限公司 Ldmosfet器件、制作方法及芯片

Also Published As

Publication number Publication date
US20140027850A1 (en) 2014-01-30
US9029948B2 (en) 2015-05-12
CN103035717B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN103035717B (zh) 阶梯形漂移区的ldmos器件及其制造方法
CN101569015B (zh) 半导体装置及其制造方法
CN103050541B (zh) 一种射频ldmos器件及其制造方法
CN102610641B (zh) 高压ldmos器件及其制造方法
CN110350032A (zh) 一种半导体器件
CN103633136B (zh) Ldmos器件及其制造方法
CN103700697B (zh) 纵向超结金属氧化物场效应晶体管
CN103390545A (zh) 改善沟槽型nmos漏源击穿电压的方法及其结构
CN103035671B (zh) Ldmos器件及其制造方法
CN103094319B (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN105140269B (zh) 一种横向高压功率器件的结终端结构
CN102646712A (zh) 一种ldmos器件及其制造方法
CN107994067B (zh) 半导体功率器件、半导体功率器件的终端结构及其制作方法
CN104779164A (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN203690304U (zh) 纵向超结金属氧化物场效应晶体管
CN104518021A (zh) 一种vdmos器件元胞结构及其制作方法
CN102867844A (zh) 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管
CN104299903B (zh) 沟槽栅mosfet的制造方法
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
CN105140303A (zh) 结型场效应晶体管及其制备方法
CN104332501A (zh) Nldmos器件及其制造方法
KR20150052390A (ko) 반도체 소자 및 그 제조방법
CN109166925A (zh) 一种垂直型功率半导体器件及其制造方法
CN211017082U (zh) 一种超结型mosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140114

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140114

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant