CN102412162A - 提高nldmos击穿电压的方法 - Google Patents

提高nldmos击穿电压的方法 Download PDF

Info

Publication number
CN102412162A
CN102412162A CN2011103768688A CN201110376868A CN102412162A CN 102412162 A CN102412162 A CN 102412162A CN 2011103768688 A CN2011103768688 A CN 2011103768688A CN 201110376868 A CN201110376868 A CN 201110376868A CN 102412162 A CN102412162 A CN 102412162A
Authority
CN
China
Prior art keywords
injects
nldmos
boron
dosage
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103768688A
Other languages
English (en)
Other versions
CN102412162B (zh
Inventor
韩峰
董金珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110376868.8A priority Critical patent/CN102412162B/zh
Publication of CN102412162A publication Critical patent/CN102412162A/zh
Application granted granted Critical
Publication of CN102412162B publication Critical patent/CN102412162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种提高NLDMOS击穿电压的方法，包括以下步骤：步骤一、制作深N阱DNW，在P型衬底P SUB上注入磷，然后再经过高温推进形成；步骤二、通过热生长形成场氧化层，制作P阱，注入杂质为硼，一次或多次注入；步骤三、制作PTOP，在阱注入完成之后及生长栅氧之前，通过注入形成，注入杂质为硼；步骤四、制作多晶硅栅极及多晶硅场板：在栅极氧化层生长完成后，淀积一层多晶硅，然后通过刻蚀定义出多晶硅栅极及场板的位置；步骤五、制作源漏，在多晶硅栅极形成之后，利用多晶硅栅和场氧化层作为硬质掩模，在器件区注入磷或者砷，单次或多次注入；注入硼形成P阱引出所需的P+，单次或多次注入。本发明可减小器件最薄弱的位置的碰撞电离，从而增加了器件的耐压。

Description

提高NLDMOS击穿电压的方法
技术领域
本发明涉及一种半导体器件制作方法。
背景技术
现有的N沟道横向扩散金属氧化物半导体NLDMOS的结构通常如图1所示，这种结构通常会使电场集中在LOCOS靠近源端的鸟嘴处，因此优化NLDMOS的重点都在使用各种方法减小此处的电场强度。
如图所示，通常优化BV的方法是改变多晶硅在深N阱DNW上的长度LA、多晶硅在硅的选择氧化LOCOS上的长度PF和多晶硅离硅的选择氧化LOCOS边界的距离PA。但是只是调整这些尺寸，有时并不能是器件的OFF BV和ON BV同时达到目标值。
发明内容
本发明所要解决的技术问题是提供一种提高NLDMOS击穿电压的方法，它可以增加器件的耐压。
为了解决以上技术问题，本发明提供了一种提高NLDMOS击穿电压的方法，包括以下步骤：步骤一、制作深N阱DNW，在P型衬底P SUB上注入磷，然后再经过高温推进形成；步骤二、通过热生长形成场氧化层，制作P阱，注入杂质为硼，一次或多次注入；步骤三、制作PTOP，在阱注入完成之后及生长栅氧之前，通过注入形成，注入杂质为硼；步骤四、制作多晶硅栅极及多晶硅场板：在栅极氧化层生长完成后，淀积一层多晶硅，然后通过刻蚀定义出多晶硅栅极及场板的位置；步骤五、制作源漏，在多晶硅栅极形成之后，利用多晶硅栅和场氧化层作为硬质掩模，在器件区注入磷或者砷，单次或多次注入；注入硼形成P阱引出所需的P+，单次或多次注入。
本发明的有益效果在于：本发明可减小器件最薄弱的位置(鸟嘴处)的碰撞电离，从而增加了器件的耐压。
所述步骤一中，在P型衬底P SUB上注入磷，能量为100keV～300keV，剂量为1011～1014cm-2；然后再经过高温推进形成，温度为1000℃～1200℃，时间为100分钟～500分钟。
所述步骤二中，注入杂质为硼，能量为0keV～2000keV，剂量为1011～1015cm-2，一次或多次注入。
所述步骤五中，在器件区注入磷或者砷，能量为0keV～200keV，剂量为1013～1016cm-2，单次或多次注入。注入硼形成P阱引出所需的P+，能量为0keV～200keV，剂量为1013～1016cm-2。
所述步骤三中，注入杂质为硼，能量为100keV～2000keV，剂量为1011～1015cm-2。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是现有的NLDMOS结构示意图；
图2是本发明的NLDMOS结构示意图；
图3(a)是现有的NLDMOS结构在击穿时的碰撞电离示意图；
图3(b)是本发明的结构在击穿时的碰撞电离示意图；
图4(a)是现有NLDMOS的BVDS曲线示意图；
图4(b)是本发明的NLDMOS的BVDS曲线示意图；
图4(c)是目前NLDMOS的IDVD曲线示意图；
图4(d)是本发明的NLDMOS的IDVD曲线示意图；
图5(a)是本发明的工艺步骤1的示意图：
图5(b)是本发明的工艺步骤2的示意图：
图5(c)是本发明的工艺步骤3的示意图：
图5(d)是本发明的工艺步骤4的示意图。
图中附图标记说明：
1：PSUB
2：DNW
3：LOCOS
4：PWELL
5：PTOP
6：多晶硅栅
7：N+
8：P+
具体实施方式
本发明将PTOP放置于源端及栅氧下面，旨在减小鸟嘴处的电场强度，从而使器件的OFF BV和ON BV得到优化。
如图2所示，本发明在源端注入PTOP，一直延伸到深N阱DNW里的栅氧下面。通过优化PTOP在栅氧下面的长度，可以使器件的OFF BV和ON BV得到优化。
1.深N阱DNW的制作：在P型衬底P SUB上注入磷，能量为100keV～300keV，剂量为1011～1014cm-2。然后再经过高温推进形成。温度为1000℃～1200℃，时间为100分钟～500分钟。
2.多晶硅栅极及多晶硅场板的制作：在栅极氧化层生长完成后，淀积一层多晶硅。然后通过刻蚀定义出多晶硅栅极及场板的位置。
3.P阱的制作：注入杂质为硼，能量为0keV～2000keV，剂量为1011～1015cm-2，一次或多次注入。注入硼形成P阱引出所需的P+，能量为0keV～200keV，剂量为1013～1016cm-2，单次或多次注入。
4.源漏的制作：在多晶硅栅极形成之后，利用多晶硅栅和场氧化层作为硬质掩模，在器件区注入磷或者砷，能量为0keV～200keV，剂量为1013～1016cm-2，单次或多次注入。
5.PTOP的制作：在阱注入完成之后及生长栅氧之前，通过注入形成。注入杂质为硼，能量为100keV～2000keV，剂量为1011～1015cm-2。
使用TCAD软件对现有的及本发明的结构进行了仿真。图3分别示出了两种结构在击穿时的碰撞电离，四端条件为：VD sweep，VG＝VS＝VB＝0V。(a)为现有结构的NLDMOS在击穿时的碰撞电离，(b)为本发明的NLDMOS在击穿时的碰撞电离。
现有结构的NLDMOS，其碰撞电离最大点集中在鸟嘴的地方。本发明的NLDMOS，其碰撞电离最大点被稍微往LOCOS下面推了一些。这样就不会集中在鸟嘴的地方，从而增加了器件的耐压。
如图4所示，在保持其它尺寸不变的情况下，对比(a)和(b)可以看到，本发明的NLDMOS的BV要高30V。对比(c)和(d)可以看到，本发明的NLDMOS在VD＝60V时，IDVD曲线仍然是平的，说明其ON BV也得到了提高。
如图5所示，本发明的主要工艺步骤：
工艺步骤1：在P SUB上注入磷，能量为100keV～300keV，剂量为1011～1014cm-2。然后再经过高温推进形成DNW。温度为1000℃～1200℃，时间为100分钟～500分钟。
工艺步骤2：通过热生长形成场氧化层，厚度为
Figure BDA0000111517240000041
通过注入在源端形成P阱。注入条件如下：注入杂质为硼，能量为0keV～2000keV，剂量为1011～1015cm-2，一次或多次注入。
工艺步骤3：通过注入形成PTOP。注入条件如下：注入杂质为硼，能量为100keV～2000keV，剂量为1011～1015cm-2。
工艺步骤4：淀积多晶硅并刻蚀定义出多晶硅栅和场板，再淀积二氧化硅并刻蚀，形成有侧墙的多晶硅栅及场板。然后利用多晶硅栅和场氧化层作为硬质掩模，在器件区注入磷或者砷形成源漏的N+，能量为0keV～200keV，剂量为1013～1016cm-2，单次或多次注入。注入硼形成P阱引出所需的P+，能量为0keV～200keV，剂量为1013～1016cm-2，单次或多次注入。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (5)

1.一种提高NLDMOS击穿电压的方法，其特征在于，包括以下步骤：
步骤一、制作深N阱DNW，在P型衬底P SUB上注入磷，然后再经过高温推进形成；
步骤二、通过热生长形成场氧化层，制作P阱，注入杂质为硼，一次或多次注入；
步骤三、制作PTOP，在阱注入完成之后及生长栅氧之前，通过注入形成，注入杂质为硼；
步骤四、制作多晶硅栅极及多晶硅场板：在栅极氧化层生长完成后，淀积一层多晶硅，然后通过刻蚀定义出多晶硅栅极及场板的位置；
步骤五、制作源漏，在多晶硅栅极形成之后，利用多晶硅栅和场氧化层作为硬质掩模，在器件区注入磷或者砷，单次或多次注入；注入硼形成P阱引出所需的P+，单次或多次注入。
2.如权利要求1所述的提高NLDMOS击穿电压的方法，其特征在于，所述步骤一中，在P型衬底P SUB上注入磷，能量为100keV～300keV，剂量为1011～1014cm-2；然后再经过高温推进形成，温度为1000℃～1200℃，时间为100分钟～500分钟。
3.如权利要求1所述的提高NLDMOS击穿电压的方法，其特征在于，所述步骤二中，注入杂质为硼，能量为0keV～2000keV，剂量为1011～1015cm-2，一次或多次注入。
4.如权利要求1所述的提高NLDMOS击穿电压的方法，其特征在于，所述步骤五中，在器件区注入磷或者砷，能量为0keV～200keV，剂量为1013～1016cm-2，单次或多次注入；注入硼形成P阱引出所需的P+，能量为0keV～200keV，剂量为1013～1016cm-2。
5.如权利要求1所述的提高NLDMOS击穿电压的方法，其特征在于，所述步骤三中，注入杂质为硼，能量为100keV～2000keV，剂量为1011～1015cm-2。
CN201110376868.8A 2011-11-23 2011-11-23 提高nldmos击穿电压的方法 Active CN102412162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110376868.8A CN102412162B (zh) 2011-11-23 2011-11-23 提高nldmos击穿电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110376868.8A CN102412162B (zh) 2011-11-23 2011-11-23 提高nldmos击穿电压的方法

Publications (2)

Publication Number Publication Date
CN102412162A true CN102412162A (zh) 2012-04-11
CN102412162B CN102412162B (zh) 2014-04-16

Family

ID=45914178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110376868.8A Active CN102412162B (zh) 2011-11-23 2011-11-23 提高nldmos击穿电压的方法

Country Status (1)

Country Link
CN (1) CN102412162B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035717A (zh) * 2012-07-27 2013-04-10 上海华虹Nec电子有限公司 阶梯形漂移区的ldmos器件及其制造方法
CN103681326A (zh) * 2012-09-05 2014-03-26 中芯国际集成电路制造(上海)有限公司 具有不同阈值电压的鳍式场效应管基体的形成方法
CN103839998A (zh) * 2012-11-27 2014-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN104425261A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN106298515A (zh) * 2015-05-11 2017-01-04 北大方正集团有限公司 金属氧化物功率器件的场板的制备方法及场板
CN107782599A (zh) * 2017-09-08 2018-03-09 吉林大学 一种材料击穿实验方法
CN107910359A (zh) * 2017-11-08 2018-04-13 南京邮电大学 一种具有扩大e‑soa区域的ldmos器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488526A (zh) * 2009-02-27 2009-07-22 东南大学 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
US20100301403A1 (en) * 2009-05-29 2010-12-02 Won Gi Min Semiconductor device with multiple gates and doped regions and method of forming
JP2011129701A (ja) * 2009-12-17 2011-06-30 Asahi Kasei Toko Power Device Corp Ｍｏｓトランジスタ
CN102184949A (zh) * 2011-05-09 2011-09-14 电子科技大学 一种深槽侧氧调制的平面型绝缘栅双极型晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101488526A (zh) * 2009-02-27 2009-07-22 东南大学 N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
US20100301403A1 (en) * 2009-05-29 2010-12-02 Won Gi Min Semiconductor device with multiple gates and doped regions and method of forming
JP2011129701A (ja) * 2009-12-17 2011-06-30 Asahi Kasei Toko Power Device Corp Ｍｏｓトランジスタ
CN102184949A (zh) * 2011-05-09 2011-09-14 电子科技大学 一种深槽侧氧调制的平面型绝缘栅双极型晶体管

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035717A (zh) * 2012-07-27 2013-04-10 上海华虹Nec电子有限公司 阶梯形漂移区的ldmos器件及其制造方法
CN103035717B (zh) * 2012-07-27 2015-10-14 上海华虹宏力半导体制造有限公司 阶梯形漂移区的ldmos器件及其制造方法
CN103681326A (zh) * 2012-09-05 2014-03-26 中芯国际集成电路制造(上海)有限公司 具有不同阈值电压的鳍式场效应管基体的形成方法
CN103839998A (zh) * 2012-11-27 2014-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN103839998B (zh) * 2012-11-27 2017-10-24 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN104425261A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 射频ldmos器件的制造方法
CN106298515A (zh) * 2015-05-11 2017-01-04 北大方正集团有限公司 金属氧化物功率器件的场板的制备方法及场板
CN107782599A (zh) * 2017-09-08 2018-03-09 吉林大学 一种材料击穿实验方法
CN107782599B (zh) * 2017-09-08 2020-12-29 吉林大学 一种材料击穿实验方法
CN107910359A (zh) * 2017-11-08 2018-04-13 南京邮电大学 一种具有扩大e‑soa区域的ldmos器件及其制造方法

Also Published As

Publication number Publication date
CN102412162B (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN102412162B (zh) 提高nldmos击穿电压的方法
CN102044563A (zh) Ldmos器件及其制造方法
CN102412126A (zh) 超高压ldmos的工艺制作方法
CN112397567A (zh) 一种具有p型横向变掺杂区的高压resurf ldmos器件
CN103178087A (zh) 超高压ldmos器件结构及制备方法
CN102832232A (zh) 一种高维持电压的可控硅横向双扩散金属氧化物半导体管
CN102130163B (zh) Esd高压dmos器件及其制造方法
CN109119458B (zh) 隔离结构及工艺方法
CN105206516B (zh) 一种在半导体器件中形成场截止层的方法
CN104282762A (zh) 射频横向双扩散场效应晶体管及其制作方法
CN104347370A (zh) 提高pmos器件栅极的负偏压温度稳定性方法
CN103811402B (zh) 一种超高压bcd工艺的隔离结构制作工艺方法
CN103107191B (zh) 高压p型ldmos结构及其制造方法
CN103178109A (zh) 高压隔离型的nldmos结构及其制作方法
CN102130003A (zh) 纵向沟槽mos器件的制备方法
CN106169506B (zh) Ddd mos器件结构及其制造方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
CN102544080B (zh) 锗硅异质结双极晶体管及制造方法
CN102376618B (zh) N型射频ldmos中多晶硅p型沉阱的制造方法
CN103094341A (zh) 低导通电阻的超高压nldmos器件及其制备方法
CN101447433A (zh) 双扩散场效应晶体管制造方法
CN112420804A (zh) 一种具有p型双重补偿结构的高压resurf ldmos器件
CN104465372A (zh) 双极型三极管的制造方法及结构
CN102117751B (zh) 小线宽沟槽dmos的实现方法
CN103021852B (zh) 高压p型ldmos的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140116

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140116

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant