CN103021852B - 高压p型ldmos的制造方法 - Google Patents

高压p型ldmos的制造方法 Download PDF

Info

Publication number
CN103021852B
CN103021852B CN201110282838.0A CN201110282838A CN103021852B CN 103021852 B CN103021852 B CN 103021852B CN 201110282838 A CN201110282838 A CN 201110282838A CN 103021852 B CN103021852 B CN 103021852B
Authority
CN
China
Prior art keywords
type
voltage
trap
drift region
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110282838.0A
Other languages
English (en)
Other versions
CN103021852A (zh
Inventor
刘剑
段文婷
孙尧
陈瑜
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110282838.0A priority Critical patent/CN103021852B/zh
Publication of CN103021852A publication Critical patent/CN103021852A/zh
Application granted granted Critical
Publication of CN103021852B publication Critical patent/CN103021852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种高压P型LDMOS的制造方法，在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成相隔离的左右两个离子注入选择窗口；经两个离子注入选择窗口进行N型离子注入、扩散而形成一深N阱；进行P型离子注入及扩散，以经扩散交叠而形成的深N阱区域为中央区域形成p漂移区；形成浅沟槽隔离；进行N离子注入，在所述p漂移区左侧的深N阱上形成N阱；在N阱的右部及p漂移区左部上方形成多晶硅栅；在p漂移区形成漏端，在多晶硅栅左侧的N阱上形成源端。本发明的高压P型LDMOS的制造方法，能使p漂移区-深N阱区的PN结击穿得以提高，并同时改善垂直方向上的P漂移区-深N阱区-P型衬底的穿通问题。

Description

高压P型LDMOS的制造方法
技术领域
本发明涉及半导体技术，特别涉及一种高压P型LDMOS的制造方法。
背景技术
高压PLDMOS(P型横向双扩散金属氧化物半导体管)的传统结构，在漏端p漂移区(P drift)下面会有深N型阱(Deep N well，DNW)注入，以作为隔离用途。在垂直方向上看，形成了PNP(P drift-DNW-P型衬底)结构，其穿通问题一直是高压PLDMOS器件的研发难点。
图1为传统的高压器件结构剖面图。虚线区域内为垂直方向上的PNP(Pdrift-DNW-P型衬底)结构。传统的高压P型LDMOS的制造方法包括以下步骤：
一、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成一个离子注入选择窗口；
二、进行N型离子注入及扩散，注入磷P离子的剂量为6E12～1E13个/CM2，能量为1000Kev～2000Kev，扩散的温度为1100℃～1200℃、时间为5～10小时，在所述离子注入选择窗口下形成一深N阱；
三、在所述深N阱的左部进行p离子注入及扩散，形成p漂移区；
四、形成浅沟槽隔离STI；
五、在所述深N阱的右部进行N离子注入，形成N阱；
六、多晶硅栅形成；
七、在所述p漂移区上形成漏端，在所述N阱上形成源端及体端。
传统的高压P型LDMOS的制造方法，采用较高掺杂浓度的深N型阱注入条件(6E12～1E13个/CM2，能量为1000Kev～2000Kev)，并伴随强的推阱(thermal drive-in)工艺(温度为1100℃～1200℃，时间为5～10小时)，使深N型阱(Deep N well，DNW)在垂直方向上浓(体浓度达到1E15～1E16个/CM3)而深(深度由器件的耐压要求和P漂移区的结深决定)，来确保PNP(P drift-DNW-P型衬底)的穿通要求。
图2为传统的高压P型LDMOS的制造方法制造的高压P型LDMOS沿漏端(drain)垂直方向的掺杂(Net doping)分布曲线。可以看出由于深N型阱掺杂浓度较高，所述垂直向上的PNP的P型区和N型区边界形貌很陡，器件易发生P漂移区与DNW的结击穿(BV)。但是当深N型阱注入浓度降低后，又会面临PNP(P drift-DNW-P型衬底)的穿通，所以传统的高压P型LDMOS的制造方法，设计余量(design margin)很小，工艺不稳定。
针对这种情况，现有技术中大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP(P drift-DNW-P型衬底)的穿通要求，但是，采用N型埋层+外延的工艺方法成本较高。
发明内容
本发明要解决的技术问题是，提供一种高压P型LDMOS的制造方法，能使p漂移区-深N阱区的PN结击穿得以提高，并同时改善垂直方向上的P漂移区-深N阱区-P型衬底的穿通问题。
为解决上述技术问题，本发明的高压P型LDMOS的制造方法，包括以下步骤：
一.在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成相隔离的左右两个离子注入选择窗口；
二.经所述两个离子注入选择窗口进行N型离子注入，在P型硅衬底中形成左右两个N型离子注入区；
三.进行N型离子扩散，左右两个N型离子注入区的N型离子经扩散交叠而形成一深N阱；
四.进行P型离子注入及扩散，以经扩散交叠而形成的深N阱区域为中央区域形成p漂移区；
五.形成浅沟槽隔离；
六.进行N离子注入，在所述p漂移区左侧的深N阱上形成N阱；
七.在所述N阱的右部及所述p漂移区左部上方形成多晶硅栅；
八.在所述p漂移区形成漏端，在所述多晶硅栅左侧的N阱上形成源端。
所述两个离子注入选择窗口间的隔离宽度可以为0.5um到2um。
所述两个离子注入选择窗口间的隔离宽度可以为0.5um、1.0um、1.5um、或2um。
步骤二中，可以经所述两个离子注入选择窗口进行磷离子注入，剂量为8E12～1.5E13个/cm2，能量为1000Kev～2000Kev。
步骤三中，进行N型离子扩散的温度可以为1100℃～1200℃，时间可以为5～10小时。
步骤八中，还可以在所述多晶硅栅左侧的N阱上形成体端。
本发明的高压P型LDMOS的制造方法，在P型硅衬底上的掩蔽膜上形成两个有一定间隔的离子注入选择窗口，通过所述两个有一定间隔的离子注入选择窗口进行N型离子注入及扩散形成深N阱，由于两离子注入选择窗口间有一定间隔，所以进行N型离子扩散后形成的深N阱的位于所述间隔处下方的部分深度较浅、浓度较低，使在掺杂工艺不变的条件下，由于漏端p漂移区位于所述间隔处下方区域，漏端p漂移区和深N阱区构成的p型区和N型区边界形貌会变得舒缓，如图11所示，漏端p漂移区与深N阱区的结击穿得以提高，由于PN结(p漂移区-深N阱区)的击穿(BV)得以提高，使PLDMOS器件设计上余量(design margin)增大，可以采用较浓(8E12～1.5E13个/cm2注入条件)的深N型井注入条件，来确保垂直方向上的PNP(P drift-DNW-P型衬底)穿通问题得以改善。同时，由于深N型井(Deep N well，DNW)版图的变化(N型离子扩散后形成的深N阱位于所述间隔处下的部分深度较浅、浓度较低)，使p漂移区与深N型井(Deep N well，DNW)的结深增加，使PLDMOS的比导通电阻(Rdson)也得以优化。本发明的高压P型LDMOS的制造方法，工艺稳定，而且成本低廉。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是传统的高压器件结构剖面图；
图2是传统的高压P型LDMOS的制造方法制造的高压P型LDMOS沿漏端垂直方向的掺杂分布曲线示意图；
图3是本发明的高压P型LDMOS的制造方法一实施方式，P型硅衬底上形成一个离子注入选择窗口示意图；
图4是本发明的高压P型LDMOS的制造方法一实施方式，在两离子注入选择窗口下分别形成深N阱示意图；
图5是本发明的高压P型LDMOS的制造方法一实施方式，进行p离子注入后的示意图；
图6是本发明的高压P型LDMOS的制造方法一实施方式，进行扩散后在所述深N阱上形成p漂移区示意图；
图7是本发明的高压P型LDMOS的制造方法一实施方式，形成浅沟槽隔离STI示意图；
图8是本发明的高压P型LDMOS的制造方法一实施方式，在深N阱上形成N阱示意图；
图9是本发明的高压P型LDMOS的制造方法一实施方式，多晶硅栅形成示意图；
图10是本发明的高压P型LDMOS的制造方法一实施方式，在p漂移区上形成漏端，在所述N阱上形成源端及体端示意图；
图11是本发明的高压P型LDMOS的制造方法制造的高压P型LDMOS沿漏端垂直方向的掺杂分布曲线示意图。
具体实施方式
本发明的高压P型LDMOS的制造方法一实施方式如图3到图10所示，包括以下步骤：
一.在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成相隔离的左右两个离子注入选择窗口，所述两个离子注入选择窗口间的隔离宽度为0.5um到2um(如0.5um、1.0um、1.5um、2um)，即所述两个离子注入选择窗口间的掩蔽膜宽度为0.5um～2um，如图3所示；
二.经所述两个离子注入选择窗口进行N型离子注入(如进行磷离子注入，剂量为8E12～1.5E13个/cm2，能量为1000Kev～2000Kev)，在P型硅衬底中形成左右两个N型离子注入区，如图4所示；
三.进行N型离子扩散(如扩散的温度为1100℃～1200℃、时间为5～10小时)，左右两个N型离子注入区的N型离子经扩散交叠而形成一深N阱DNW，如图5所示，图中虚线框内部分为两个离子注入选择窗口间的掩蔽膜下经扩散交叠而形成的深N阱DNW；
四.进行P型离子(如硼B)注入及扩散，以经扩散交叠而形成的深N阱区域为中央区域形成p漂移区，如图6所示；
五.形成浅沟槽隔离STI，如图7所示；
六.进行N离子注入，在所述p漂移区左侧的深N阱DNW上形成N阱，如图8所示；
七.在所述N阱的右部及所述p漂移区左部上方形成多晶硅栅，如图9所示；
八.在所述p漂移区中心区域上形成漏端，在所述多晶硅栅左侧的N阱上形成源端及体端，如图10所示。
本发明的高压P型LDMOS的制造方法，在P型硅衬底上的掩蔽膜上形成两个有一定间隔的离子注入选择窗口，通过所述两个有一定间隔的离子注入选择窗口进行N型离子注入及扩散形成深N阱，由于两离子注入选择窗口间有一定间隔，所以进行N型离子扩散后形成的深N阱的位于所述间隔处下方的部分深度较浅、浓度较低，使在掺杂工艺不变的条件下，由于漏端p漂移区位于所述间隔处下方区域，漏端p漂移区和深N阱区构成的p型区和N型区边界形貌会变得舒缓，如图11所示，漏端p漂移区与深N阱区的结击穿得以提高，由于PN结(p漂移区-深N阱区)的击穿(BV)得以提高，使PLDMOS器件设计上余量(design margin)增大，可以采用较浓(8E12～1.5E13个/cm2注入条件)的深N型井注入条件，来确保垂直方向上的PNP(P drift-DNW-P型衬底)穿通问题得以改善。同时，由于深N型井(Deep N well，DNW)版图的变化(N型离子扩散后形成的深N阱位于所述间隔处下的部分深度较浅、浓度较低)，使p漂移区与深N型井(Deep N well，DNW)的结深增加，使PLDMOS的比导通电阻(Rdson)也得以优化。本发明的高压P型LDMOS的制造方法，工艺稳定，而且成本低廉。

Claims (6)

1.一种高压P型LDMOS的制造方法，其特征在于，包括以下步骤：
一.在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成相隔离的左右两个离子注入选择窗口；
二.经所述两个离子注入选择窗口进行N型离子注入，在P型硅衬底中形成左右两个N型离子注入区；
三.进行N型离子扩散，左右两个N型离子注入区的N型离子经扩散交叠而形成一深N阱；
该深N阱，包括左右两个N型离子注入区及左右两个N型离子注入区的N型离子扩散区；
四.进行P型离子注入及扩散，以左右两个N型离子注入区之间的N型离子扩散区为中央区域形成p漂移区；
五.形成浅沟槽隔离；
六.进行N离子注入，在所述p漂移区左侧的深N阱上形成N阱；
七.在所述N阱的右部上方及所述p漂移区左部上方形成一多晶硅栅；
八.在所述p漂移区形成漏端，在所述多晶硅栅左侧的N阱上形成源端。
2.根据权利要求1所述的高压P型LDMOS的制造方法，其特征在于，
所述两个离子注入选择窗口间的隔离宽度为0.5um到2um。
3.根据权利要求2所述的高压P型LDMOS的制造方法，其特征在于，
所述两个离子注入选择窗口间的隔离宽度为0.5um、1.0um、1.5um、或2um。
4.根据权利要求1所述的高压P型LDMOS的制造方法，其特征在于，
步骤二中，经所述两个离子注入选择窗口进行磷离子注入，剂量为8E12～1.5E13个/cm2，能量为1000Kev～2000Kev。
5.根据权利要求1所述的高压P型LDMOS的制造方法，其特征在于，
步骤三中，进行N型离子扩散的温度为1100℃～1200℃，时间为5～10小时。
6.根据权利要求1所述的高压P型LDMOS的制造方法，其特征在于，
步骤八中，还在所述多晶硅栅左侧的N阱上形成体端。
CN201110282838.0A 2011-09-22 2011-09-22 高压p型ldmos的制造方法 Active CN103021852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110282838.0A CN103021852B (zh) 2011-09-22 2011-09-22 高压p型ldmos的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110282838.0A CN103021852B (zh) 2011-09-22 2011-09-22 高压p型ldmos的制造方法

Publications (2)

Publication Number Publication Date
CN103021852A CN103021852A (zh) 2013-04-03
CN103021852B true CN103021852B (zh) 2015-06-03

Family

ID=47970320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110282838.0A Active CN103021852B (zh) 2011-09-22 2011-09-22 高压p型ldmos的制造方法

Country Status (1)

Country Link
CN (1) CN103021852B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733370B (zh) * 2013-12-23 2018-02-06 上海华虹宏力半导体制造有限公司 高压阱隔离方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877853A (zh) * 2006-06-30 2006-12-13 崇贸科技股份有限公司 具有高击穿电压的电压夹断装置及其制造方法
CN101656215A (zh) * 2008-10-23 2010-02-24 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
CN101740392A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管、半导体器件及其制造方法
CN102074579A (zh) * 2009-11-17 2011-05-25 美格纳半导体有限会社 半导体装置
CN102130168A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 隔离型ldnmos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877853A (zh) * 2006-06-30 2006-12-13 崇贸科技股份有限公司 具有高击穿电压的电压夹断装置及其制造方法
CN101656215A (zh) * 2008-10-23 2010-02-24 杭州矽力杰半导体技术有限公司 横向双扩散金属氧化物半导体晶体管及其制造方法
CN101740392A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管、半导体器件及其制造方法
CN102074579A (zh) * 2009-11-17 2011-05-25 美格纳半导体有限会社 半导体装置
CN102130168A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 隔离型ldnmos器件及其制造方法

Also Published As

Publication number Publication date
CN103021852A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
CN102044563A (zh) Ldmos器件及其制造方法
KR101929639B1 (ko) 측면 확산된 금속 산화 반도체 디바이스 및 그 제조 방법
CN102412126B (zh) 超高压ldmos的工艺制作方法
CN103035717B (zh) 阶梯形漂移区的ldmos器件及其制造方法
CN105789311A (zh) 横向扩散场效应晶体管及其制造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN103035525B (zh) 高压隔离n型ldmos器件的制造方法
CN103325839A (zh) 一种mos超势垒整流器件及其制造方法
CN103545346B (zh) 隔离型n型ldmos器件及其制造方法
CN102623353A (zh) N-ldmos的制造方法
CN104766885A (zh) 一种对称隔离ldmos器件及其制造方法
CN103456783B (zh) 高击穿电压p型ldmos器件及制造方法
CN103107191B (zh) 高压p型ldmos结构及其制造方法
CN105047693A (zh) 一种横向高压功率器件的结终端结构
CN103021852B (zh) 高压p型ldmos的制造方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN103456784B (zh) 高压p型ldmos器件及制造方法
CN104617139B (zh) Ldmos器件及制造方法
CN105140269A (zh) 一种横向高压功率器件的结终端结构
CN104409500A (zh) 射频ldmos及其制作方法
CN102088031B (zh) Nldmos器件及其制造方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN103123935A (zh) Nldmos器件及其制造方法
CN112420804A (zh) 一种具有p型双重补偿结构的高压resurf ldmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant