高压P型LDMOS的制造方法
技术领域
本发明涉及半导体技术,特别涉及一种高压P型LDMOS的制造方法。
背景技术
高压PLDMOS(P型横向双扩散金属氧化物半导体管)的传统结构,在漏端p漂移区(P drift)下面会有深N型阱(Deep N well,DNW)注入,以作为隔离用途。在垂直方向上看,形成了PNP(P drift-DNW-P型衬底)结构,其穿通问题一直是高压PLDMOS器件的研发难点。
图1为传统的高压器件结构剖面图。虚线区域内为垂直方向上的PNP(Pdrift-DNW-P型衬底)结构。传统的高压P型LDMOS的制造方法包括以下步骤:
一、在P型硅衬底上形成掩蔽膜,刻蚀掩蔽膜到硅衬底上表面,形成一个离子注入选择窗口;
二、进行N型离子注入及扩散,注入磷P离子的剂量为6E12~1E13个/CM2,能量为1000Kev~2000Kev,扩散的温度为1100℃~1200℃、时间为5~10小时,在所述离子注入选择窗口下形成一深N阱;
三、在所述深N阱的左部进行p离子注入及扩散,形成p漂移区;
四、形成浅沟槽隔离STI;
五、在所述深N阱的右部进行N离子注入,形成N阱;
六、多晶硅栅形成;
七、在所述p漂移区上形成漏端,在所述N阱上形成源端及体端。
传统的高压P型LDMOS的制造方法,采用较高掺杂浓度的深N型阱注入条件(6E12~1E13个/CM2,能量为1000Kev~2000Kev),并伴随强的推阱(thermal drive-in)工艺(温度为1100℃~1200℃,时间为5~10小时),使深N型阱(Deep N well,DNW)在垂直方向上浓(体浓度达到1E15~1E16个/CM3)而深(深度由器件的耐压要求和P漂移区的结深决定),来确保PNP(P drift-DNW-P型衬底)的穿通要求。
图2为传统的高压P型LDMOS的制造方法制造的高压P型LDMOS沿漏端(drain)垂直方向的掺杂(Net doping)分布曲线。可以看出由于深N型阱掺杂浓度较高,所述垂直向上的PNP的P型区和N型区边界形貌很陡,器件易发生P漂移区与DNW的结击穿(BV)。但是当深N型阱注入浓度降低后,又会面临PNP(P drift-DNW-P型衬底)的穿通,所以传统的高压P型LDMOS的制造方法,设计余量(design margin)很小,工艺不稳定。
针对这种情况,现有技术中大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP(P drift-DNW-P型衬底)的穿通要求,但是,采用N型埋层+外延的工艺方法成本较高。
发明内容
本发明要解决的技术问题是,提供一种高压P型LDMOS的制造方法,能使p漂移区-深N阱区的PN结击穿得以提高,并同时改善垂直方向上的P漂移区-深N阱区-P型衬底的穿通问题。
为解决上述技术问题,本发明的高压P型LDMOS的制造方法,包括以下步骤:
一.在P型硅衬底上形成掩蔽膜,刻蚀掩蔽膜到硅衬底上表面,形成相隔离的左右两个离子注入选择窗口;
二.经所述两个离子注入选择窗口进行N型离子注入,在P型硅衬底中形成左右两个N型离子注入区;
三.进行N型离子扩散,左右两个N型离子注入区的N型离子经扩散交叠而形成一深N阱;
四.进行P型离子注入及扩散,以经扩散交叠而形成的深N阱区域为中央区域形成p漂移区;
五.形成浅沟槽隔离;
六.进行N离子注入,在所述p漂移区左侧的深N阱上形成N阱;
七.在所述N阱的右部及所述p漂移区左部上方形成多晶硅栅;
八.在所述p漂移区形成漏端,在所述多晶硅栅左侧的N阱上形成源端。
所述两个离子注入选择窗口间的隔离宽度可以为0.5um到2um。
所述两个离子注入选择窗口间的隔离宽度可以为0.5um、1.0um、1.5um、或2um。
步骤二中,可以经所述两个离子注入选择窗口进行磷离子注入,剂量为8E12~1.5E13个/cm2,能量为1000Kev~2000Kev。
步骤三中,进行N型离子扩散的温度可以为1100℃~1200℃,时间可以为5~10小时。
步骤八中,还可以在所述多晶硅栅左侧的N阱上形成体端。
本发明的高压P型LDMOS的制造方法,在P型硅衬底上的掩蔽膜上形成两个有一定间隔的离子注入选择窗口,通过所述两个有一定间隔的离子注入选择窗口进行N型离子注入及扩散形成深N阱,由于两离子注入选择窗口间有一定间隔,所以进行N型离子扩散后形成的深N阱的位于所述间隔处下方的部分深度较浅、浓度较低,使在掺杂工艺不变的条件下,由于漏端p漂移区位于所述间隔处下方区域,漏端p漂移区和深N阱区构成的p型区和N型区边界形貌会变得舒缓,如图11所示,漏端p漂移区与深N阱区的结击穿得以提高,由于PN结(p漂移区-深N阱区)的击穿(BV)得以提高,使PLDMOS器件设计上余量(design margin)增大,可以采用较浓(8E12~1.5E13个/cm2注入条件)的深N型井注入条件,来确保垂直方向上的PNP(P drift-DNW-P型衬底)穿通问题得以改善。同时,由于深N型井(Deep N well,DNW)版图的变化(N型离子扩散后形成的深N阱位于所述间隔处下的部分深度较浅、浓度较低),使p漂移区与深N型井(Deep N well,DNW)的结深增加,使PLDMOS的比导通电阻(Rdson)也得以优化。本发明的高压P型LDMOS的制造方法,工艺稳定,而且成本低廉。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是传统的高压器件结构剖面图;
图2是传统的高压P型LDMOS的制造方法制造的高压P型LDMOS沿漏端垂直方向的掺杂分布曲线示意图;
图3是本发明的高压P型LDMOS的制造方法一实施方式,P型硅衬底上形成一个离子注入选择窗口示意图;
图4是本发明的高压P型LDMOS的制造方法一实施方式,在两离子注入选择窗口下分别形成深N阱示意图;
图5是本发明的高压P型LDMOS的制造方法一实施方式,进行p离子注入后的示意图;
图6是本发明的高压P型LDMOS的制造方法一实施方式,进行扩散后在所述深N阱上形成p漂移区示意图;
图7是本发明的高压P型LDMOS的制造方法一实施方式,形成浅沟槽隔离STI示意图;
图8是本发明的高压P型LDMOS的制造方法一实施方式,在深N阱上形成N阱示意图;
图9是本发明的高压P型LDMOS的制造方法一实施方式,多晶硅栅形成示意图;
图10是本发明的高压P型LDMOS的制造方法一实施方式,在p漂移区上形成漏端,在所述N阱上形成源端及体端示意图;
图11是本发明的高压P型LDMOS的制造方法制造的高压P型LDMOS沿漏端垂直方向的掺杂分布曲线示意图。
具体实施方式
本发明的高压P型LDMOS的制造方法一实施方式如图3到图10所示,包括以下步骤:
一.在P型硅衬底上形成掩蔽膜,刻蚀掩蔽膜到硅衬底上表面,形成相隔离的左右两个离子注入选择窗口,所述两个离子注入选择窗口间的隔离宽度为0.5um到2um(如0.5um、1.0um、1.5um、2um),即所述两个离子注入选择窗口间的掩蔽膜宽度为0.5um~2um,如图3所示;
二.经所述两个离子注入选择窗口进行N型离子注入(如进行磷离子注入,剂量为8E12~1.5E13个/cm2,能量为1000Kev~2000Kev),在P型硅衬底中形成左右两个N型离子注入区,如图4所示;
三.进行N型离子扩散(如扩散的温度为1100℃~1200℃、时间为5~10小时),左右两个N型离子注入区的N型离子经扩散交叠而形成一深N阱DNW,如图5所示,图中虚线框内部分为两个离子注入选择窗口间的掩蔽膜下经扩散交叠而形成的深N阱DNW;
四.进行P型离子(如硼B)注入及扩散,以经扩散交叠而形成的深N阱区域为中央区域形成p漂移区,如图6所示;
五.形成浅沟槽隔离STI,如图7所示;
六.进行N离子注入,在所述p漂移区左侧的深N阱DNW上形成N阱,如图8所示;
七.在所述N阱的右部及所述p漂移区左部上方形成多晶硅栅,如图9所示;
八.在所述p漂移区中心区域上形成漏端,在所述多晶硅栅左侧的N阱上形成源端及体端,如图10所示。
本发明的高压P型LDMOS的制造方法,在P型硅衬底上的掩蔽膜上形成两个有一定间隔的离子注入选择窗口,通过所述两个有一定间隔的离子注入选择窗口进行N型离子注入及扩散形成深N阱,由于两离子注入选择窗口间有一定间隔,所以进行N型离子扩散后形成的深N阱的位于所述间隔处下方的部分深度较浅、浓度较低,使在掺杂工艺不变的条件下,由于漏端p漂移区位于所述间隔处下方区域,漏端p漂移区和深N阱区构成的p型区和N型区边界形貌会变得舒缓,如图11所示,漏端p漂移区与深N阱区的结击穿得以提高,由于PN结(p漂移区-深N阱区)的击穿(BV)得以提高,使PLDMOS器件设计上余量(design margin)增大,可以采用较浓(8E12~1.5E13个/cm2注入条件)的深N型井注入条件,来确保垂直方向上的PNP(P drift-DNW-P型衬底)穿通问题得以改善。同时,由于深N型井(Deep N well,DNW)版图的变化(N型离子扩散后形成的深N阱位于所述间隔处下的部分深度较浅、浓度较低),使p漂移区与深N型井(Deep N well,DNW)的结深增加,使PLDMOS的比导通电阻(Rdson)也得以优化。本发明的高压P型LDMOS的制造方法,工艺稳定,而且成本低廉。