CN103811402B - 一种超高压bcd工艺的隔离结构制作工艺方法 - Google Patents

一种超高压bcd工艺的隔离结构制作工艺方法 Download PDF

Info

Publication number
CN103811402B
CN103811402B CN201210461606.6A CN201210461606A CN103811402B CN 103811402 B CN103811402 B CN 103811402B CN 201210461606 A CN201210461606 A CN 201210461606A CN 103811402 B CN103811402 B CN 103811402B
Authority
CN
China
Prior art keywords
well
deep
pressure
light shield
low pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210461606.6A
Other languages
English (en)
Other versions
CN103811402A (zh
Inventor
邢军军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210461606.6A priority Critical patent/CN103811402B/zh
Publication of CN103811402A publication Critical patent/CN103811402A/zh
Application granted granted Critical
Publication of CN103811402B publication Critical patent/CN103811402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种超高压BCD工艺的隔离结构制作工艺方法，包括下列步骤：1：准备一片P型硅片；2：由光罩定义出深N阱一注入区域并注入；3：由光罩定义出深N阱二注入区域并注入；4:高温推进形成横向和纵向的耐压层；5:由光罩定义出低压N阱、低压P阱注入区域并注入；进行高温退火；6：生长氧化层并淀积SiN，由光罩定义有源区，并刻蚀SiN，在漂移区上方形成场氧，将SiN湿法去除；7：生长栅氧并淀积多晶硅，光罩定义形成栅极多晶硅和漂移区场氧上的场板；8：离子注入形成源区和漏区；9：进行后续工艺。本发明采用较简单的双深N阱扩散工艺，在超高压BCD工艺内实现耐压达到700V以上隔离结构，工艺简单，成本低。

Description

一种超高压BCD工艺的隔离结构制作工艺方法
技术领域
本发明属于半导体集成电路制造工艺，具体涉及超高压BCD制造工艺，尤其涉及一种超高压BCD工艺的隔离结构制作工艺方法。
背景技术
在超高压BCD工艺(BCD是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极管bipolar，CMOS和DMOS器件，称为BCD工艺)中，由于其用来做高压漂移区的DEEPNWELL（深N阱）本身浓度比较低，所以在用于HIGH SIDE（高压侧）应用时，其LVPW（低压P阱）对于PSUB（P型衬底）的punch though（PT穿通型）耐压往往都只有几十伏的电压，远远不能满足于700V ISOLATION（隔离）的要求。
为了能形成超高压的ISOLATION结构，目前的技术主要有两种方法：第一种是做成SOI结构（Silicon-On-Insulator，绝缘衬底上的硅，即硅晶体管结构在绝缘体之上），通过介质隔离形成超高压ISOLATION，这种做法的优点是可靠性突出且没有latch up（latch up即闩锁效应，又称自锁效应、闸流效应，它是由寄生晶体管引起的，属于CMOS电路的缺点。通常在电路设计和工艺制作中加以防止和限制。该效应会在低电压下导致大电流，这不仅能造成电路功能的混乱，而且还会使电源和地线间短路，引起芯片的永久性损坏。防止：在集成电路工艺中采用足够多的衬底接触），但是缺点也很明显，成本太高，工艺加工复杂，特别是对于超高压工艺，SOI做的DMOS往往结构上和VDMOS（垂直双扩散金属氧化物半导体场效应管）相近，其要求的漂移区比常规的LDMOS（横向双扩散金属氧化物半导体场效应管）大很多，所以面积上反而没有太多优势；另一种做法是通过生长一层外延，将ISOLATION区域底部的N型加浓，实现超高压的ISOLATION，这种做法需要增加一次外延，工艺也较复杂。
发明内容
本发明要解决的技术问题是提出一种超高压BCD工艺的隔离结构制作工艺方法，采用比较简单的双DEEP NWELL阱扩散工艺，在超高压BCD工艺内实现耐压达到700V以上隔离结构，工艺简单，成本低。
为解决上述技术问题，本发明提供一种超高压BCD工艺的隔离结构制作工艺方法，包括下列工艺步骤：
步骤1：准备一片P型硅片，其掺杂浓度由器件设计的耐压决定；
步骤2：由光罩定义出深N阱一注入区域，进行P31注入，形成深N阱一；
步骤3：由光罩定义出深N阱二注入区域，进行P31注入，形成深N阱二；
步骤4:进行高温推进，形成横向和纵向的耐压层；同时推进深N阱一和深N阱二，其浓度和结深由耐压的要求决定；
步骤5:由光罩定义出低压N阱注入区域，进行P31注入，形成低压N阱；由光罩定义出低压P阱注入区域，进行B11注入，形成低压P阱；然后进行高温退火；
步骤6：在全硅片上生长氧化层并淀积SiN，由光罩定义有源区，并干法刻蚀掉有源区以外的场隔离区上的SiN，在场隔离区上生长场氧作为漂移区场氧，然后将其余SiN采用湿法刻蚀去除；
步骤7：生长栅氧并淀积多晶硅，光罩定义形成栅极多晶硅；
步骤8：离子注入形成源区和漏区；
步骤9：进行后续工艺，包括接触孔，金属层，钝化层工艺将电极引出。
进一步的，在步骤1中，所述P型硅片的电阻率较高，对于设计电压在700V的BCD工艺，所述P型硅片的电阻率为70ohm.cm。
进一步的，在步骤2中，所述的深N阱一注入区域包含整个隔离结构，其浓度和结深能够满足RESURF技术（Reduce surfacefield，降低表面电场技术）的要求，即在横向击穿之前能在纵向全部形成耗尽层，从而减弱了横向的电场，使得横向耐压能达到700V以上。
进一步的，在步骤3中，所述的深N阱二注入区域为隔离区域高压的一侧，即该区域的实际注入剂量是由深N阱一和深N阱二注入共同决定，而在漂移区和低压端都没有深N阱二注入，其目的主要在于能加强高压一侧的纵向punch though耐压，使得隔离区低压P阱和低压N阱对于PSUB的耐压能达到700V以上。
进一步的，在步骤4中，所述的高温推进，使得深N阱一的结深能形成RESURF结构，而深N阱一和深N阱二共同区域的结深能满足纵向的punch though耐压。所述的高温推进的温度为1150~1200摄氏度，时间为200~300分钟。
进一步的，在步骤5中，所述高温退火的温度为1050~1150摄氏度，时间为30~60秒。
进一步的，在步骤7中，所述的栅极多晶硅在隔离结构中用作源极端的场板和漏极端的场板。
进一步的，在步骤8中，通过光罩定义出N+和P+的源漏注入区域，形成高压端N+的引出和低压端P+的引出。
和现有技术相比，本发明具有以下有益效果：本发明的工艺方法可以仅仅在深N阱一的基础上，在隔离区加一层深N阱二注入光罩，工艺简单，成本低。本发明主要是解决在隔离区域内低压P阱（LVPWELL）和低压N阱（LVNWELL）相对于PSUB的电位抬高到700V以上时，可能会发生纵向Punch though击穿，从而使器件失效；通过对隔离区的双深N阱（DEEPNWELL）注入，增加了隔离区N型的体浓度，从而提高纵向的隔离耐压，可以实现超高耐压的隔离结构。
附图说明
图1-图8是本发明方法的流程示意图；其中，图2是本发明方法的步骤1完成后的剖面示意图；图3是本发明方法的步骤2完成后的剖面示意图；图4是本发明方法的步骤3完成后的剖面示意图；图5是本发明方法的步骤5完成后的剖面示意图；图6是本发明方法的步骤6完成后的剖面示意图；图7是本发明方法的步骤7完成后的剖面示意图；图8是本发明方法的步骤8完成后的剖面示意图；图1是本发明方法的步骤9完成后的剖面示意图。
图中附图标记说明如下：
1是P型硅片，2是深N阱一，3是深N阱二，4是低压N阱，5是低压P阱，6是PSUB引出，7是场氧，8是场板，9是N+，10是P+，11是接触孔，12是金属层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
在超高压BCD工艺High side应用中，需求一个含有低压device（器件）的区域对于sub（衬底）能耐高压的隔离技术，使得该区域能满足整体电位能抬高到至少600V以上。本发明就是在超高压BCD的工艺基础上，开发一个HV floating（高压浮动）的隔离技术，在该floating（浮动）区域内可以实现LV device（低压器件），并使得floating（浮动）区域和sub的反向耐压达到700V以上。
本发明的方法，具体包括如下步骤：
1．如图2所示，准备一片P型硅片1，P型硅片1的电阻率较高，对于设计电压在700V的BCD工艺，通常在70ohm.cm左右；P型硅片1的掺杂浓度很低，其掺杂浓度由器件设计的耐压决定；
2．如图3所示，通过光罩定义出深N阱一注入区域，在深N阱一注入区域注入P31，形成深N阱一2；深N阱一2注入的区域包含整个Isolation，其浓度和结深能够满足RESURF技术的要求，即在横向击穿之前能在纵向全部形成耗尽层，从而减弱了横向的电场，使得横向耐压能达到700V以上；
3．如图4所示，通过光罩定义出深N阱二注入区域，在深N阱二注入区域注入P31，形成深N阱二3；深N阱二3的注入只在Isolation区域高压的一侧，即该区域的实际注入剂量是深N阱一2和深N阱二3之和，而在漂移区和低压端都没有深N阱二注入，其目的主要在于能加强高压一侧的纵向punch though（PT穿通型）耐压，使得ISOLATION区低压P阱（LV PWELL）和低压N阱（LV NWELL）对于PSUB的耐压能达到700V以上；
4．两次深N阱注入之后进行高温推进，形成横向和纵向的耐压层；同时推进深N阱一2和深N阱二3，其浓度和结深由耐压的要求决定；所述高温推进（1150~1200摄氏度，200~300分钟）使得深N阱一2的结深能形成RESURF（Reduce surface field，降低表面电场技术）结构，而深N阱一2和深N阱二3共同区域的结深能满足纵向的punch though耐压；
5．如图5所示，通过光罩分别定义低压N阱注入区域，在该区域注入P31，形成低压N阱4，光罩定义低压P阱注入区域，在该区域注入B11，形成低压P阱5，形成低压N阱4和形成低压P阱5的顺序可以互换；2次低压阱注入完之后进行高温退火（1050~1150摄氏度，30~60秒），形成低压器件的N阱和P阱，以及ISOLATION区域源端的PSUB引出6；
6．如图6所示，在全硅片上生长氧化层并淀积SiN后(该氧化层和SiN作为场区氧化层生长的阻挡层，在后续步骤会被去除)，通过光罩定义出有源区（本领域技术人员都知道，定义出有源区即利用有源区光刻版光刻，暴露出场隔离区，场隔离区以外的区域即为有源区），并采用干法刻蚀刻蚀掉有源区以外的场隔离区上的SiN，在场隔离区上生长场氧7作为漂移区场氧，然后将其余SiN采用湿法刻蚀去除；
7．如图7所示，生长栅氧并淀积多晶硅POLY，通过光罩定义并可使多晶硅形成栅极多晶硅8；淀积的栅极多晶硅8（Gate POLY）也在ISOLATION结构中用作源极端的场板和漏极端的场板；
8．如图8所示，通过光罩定义出N+9和P+10的源漏注入区域，形成高压端N+9的引出，和低压端P+10的引出，离子注入形成源区和漏区；
9．如图1所示，采用本领域常规方法进行后续的隔离介质层工艺，并进行接触孔光刻与蚀刻，打开接触孔11，通过金属层12引出电极，其中PSUB端和源端poly通过金属短接，漏端N+和漏端poly通过金属短接。

Claims (9)

1.一种超高压BCD工艺的隔离结构制作工艺方法，其特征在于，包括下列工艺步骤：
步骤1：准备一片P型硅片，其掺杂浓度由器件设计的耐压决定；
步骤2：由光罩定义出深N阱一注入区域，进行P31注入，形成深N阱一；深N阱一注入区域包含整个隔离区；
步骤3：由光罩定义出深N阱二注入区域，进行P31注入，形成深N阱二；深N阱二只注入在隔离区高压的一侧；
步骤4: 进行高温推进，形成横向和纵向的耐压层；同时推进深N阱一和深N阱二，其浓度和结深由耐压的要求决定；
步骤5: 由光罩定义出低压N阱注入区域，进行P31注入，形成低压N阱；由光罩定义出低压P阱注入区域，进行B11注入，形成低压P阱；然后进行高温退火；低压N阱和低压P阱形成在深N阱二中；
步骤6：在全硅片上生长氧化层并淀积SiN，由光罩定义有源区，并干法刻蚀掉有源区以外的场隔离区上的SiN，在场隔离区上生长场氧作为漂移区场氧，然后将其余SiN采用湿法刻蚀去除；
步骤7：生长栅氧并淀积多晶硅，光罩定义形成栅极多晶硅；
步骤8：离子注入形成源区和漏区；源区和漏区分别形成在低压P阱及低压N阱中；
步骤9：进行后续工艺，包括接触孔，金属层，钝化层工艺将电极引出。
2.根据权利要求1所述的方法，其特征在于：在步骤1中，所述P型硅片的电阻率较高，对于设计电压在700V的BCD工艺，所述P型硅片的电阻率为70 ohm.cm。
3.根据权利要求1所述的方法，其特征在于：在步骤2中，所述的深N阱一注入区域包含整个隔离结构，其浓度和结深能够满足RESURF技术的要求，即在横向击穿之前能在纵向全部形成耗尽层，从而减弱了横向的电场，使得横向耐压能达到700V以上。
4.根据权利要求1所述的方法，其特征在于：在步骤3中，所述的深N阱二注入区域为隔离区域高压的一侧，即深N阱二区域的实际注入剂量是由深N阱一和深N阱二注入共同决定，而在漂移区和低压端都没有深N阱二注入，其目的主要在于能加强高压一侧的纵向穿通耐压，使得隔离区低压P阱和低压N阱对于PSUB的耐压能达到700V以上。
5.根据权利要求1所述的方法，其特征在于：在步骤4中，所述的高温推进，使得深N阱一的结深能形成RESURF结构，而深N阱一和深N阱二共同区域的结深能满足纵向的穿通耐压。
6.根据权利要求1或5所述的方法，其特征在于：在步骤4中，所述的高温推进的温度为1150~1200摄氏度，时间为200~300分钟。
7.根据权利要求1所述的方法，其特征在于：在步骤5中，所述高温退火的温度为1050~1150摄氏度，时间为30~60秒。
8.根据权利要求1所述的方法，其特征在于：在步骤7中，所述的栅极多晶硅在隔离结构中用作源极端的场板和漏极端的场板。
9.根据权利要求1所述的方法，其特征在于：在步骤8中，通过光罩定义出N+和P+的源漏注入区域，形成高压端N+的引出和低压端P+的引出。
CN201210461606.6A 2012-11-15 2012-11-15 一种超高压bcd工艺的隔离结构制作工艺方法 Active CN103811402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210461606.6A CN103811402B (zh) 2012-11-15 2012-11-15 一种超高压bcd工艺的隔离结构制作工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210461606.6A CN103811402B (zh) 2012-11-15 2012-11-15 一种超高压bcd工艺的隔离结构制作工艺方法

Publications (2)

Publication Number Publication Date
CN103811402A CN103811402A (zh) 2014-05-21
CN103811402B true CN103811402B (zh) 2016-08-17

Family

ID=50707987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210461606.6A Active CN103811402B (zh) 2012-11-15 2012-11-15 一种超高压bcd工艺的隔离结构制作工艺方法

Country Status (1)

Country Link
CN (1) CN103811402B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392961A (zh) * 2014-12-11 2015-03-04 中国电子科技集团公司第四十七研究所 一种cmos集成电路的制造方法
CN105185832A (zh) * 2015-09-22 2015-12-23 上海华虹宏力半导体制造有限公司 超高压隔离结构
CN109671779B (zh) * 2018-11-22 2022-05-10 长江存储科技有限责任公司 一种半导体器件的形成方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389918A (zh) * 2001-06-04 2003-01-08 松下电器产业株式会社 高耐压半导体装置
CN102044499A (zh) * 2009-10-22 2011-05-04 上海华虹Nec电子有限公司 Bcd工艺中隔离结构的制造方法
CN102664161A (zh) * 2012-05-25 2012-09-12 杭州士兰集成电路有限公司 高压bcd工艺中高压器件的隔离结构及其制造方法
CN102723329A (zh) * 2012-07-13 2012-10-10 上海先进半导体制造股份有限公司 一种高密度亚微米高压bcd半导体器件及其工艺方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389918A (zh) * 2001-06-04 2003-01-08 松下电器产业株式会社 高耐压半导体装置
CN102044499A (zh) * 2009-10-22 2011-05-04 上海华虹Nec电子有限公司 Bcd工艺中隔离结构的制造方法
CN102664161A (zh) * 2012-05-25 2012-09-12 杭州士兰集成电路有限公司 高压bcd工艺中高压器件的隔离结构及其制造方法
CN102723329A (zh) * 2012-07-13 2012-10-10 上海先进半导体制造股份有限公司 一种高密度亚微米高压bcd半导体器件及其工艺方法

Also Published As

Publication number Publication date
CN103811402A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN101707210B (zh) 一种抗辐照的场效应晶体管、cmos集成电路及其制备
CN105789311B (zh) 横向扩散场效应晶体管及其制造方法
CN102376762B (zh) 超级结ldmos器件及制造方法
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
CN102044563A (zh) Ldmos器件及其制造方法
CN102412126B (zh) 超高压ldmos的工艺制作方法
CN102983164A (zh) 半导体器件及其制造方法
CN106298935B (zh) Ldmos器件及其制造方法
CN104716177A (zh) 一种改善漏电的射频ldmos器件及其制造方法
CN101924131B (zh) 横向扩散mos器件及其制备方法
CN104465779A (zh) 漏端隔离的高压ldmos的结构及制作方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN104659090B (zh) Ldmos器件及制造方法
CN102130169B (zh) 具有屏蔽栅的功率mos器件结构及其制备方法
JP6770177B2 (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
CN103178087A (zh) 超高压ldmos器件结构及制备方法
CN103633089B (zh) 多晶硅电阻及其制造方法
CN103811402B (zh) 一种超高压bcd工艺的隔离结构制作工艺方法
CN103035525B (zh) 高压隔离n型ldmos器件的制造方法
CN104752500A (zh) 射频ldmos器件及工艺方法
CN105679831A (zh) 横向扩散场效应晶体管及其制造方法
CN103107191B (zh) 高压p型ldmos结构及其制造方法
CN104821334A (zh) N型ldmos器件及工艺方法
CN102103997B (zh) 沟槽型功率mos器件的结构及其制备方法
CN102130001B (zh) 沟槽型双层栅功率mos器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant