背景技术
静电对于电子产品的伤害一直是不易解决的问题,当今使用最多的ESD保护结构多使用GGNMOS结构(Ground Gate NMOS)。但其主要应用于低压电路的静电保护。目前应用于高压电路的静电保护结构比较流行的是横向扩散MOS(Lateral Diffusion MOS)。
如图1所示,采用横向扩散的NMOS解决高压电路的静电保护问题。该横向扩散NMOS结构在P型衬底上有N型深阱,LDMOS就形成在该N型深阱中,包括一个多晶硅栅、一个P阱,一个N型深阱,多个N+扩散区,P+扩散区组成;其中所有的扩散区和P型注入区,P阱均位于同一N型深阱中;一个位于N型深阱中的N+扩散区和P型注入区组成漏极,在漏极的N型扩散区和栅极多晶硅之间有一场氧化区隔离。栅极的多晶硅一部分跨在此场氧化区上方,另一部分跨在N型深阱和P阱上方。多晶硅与P阱交汇区即为沟道区。在P阱中的N型扩散区形成源极,其一侧紧贴栅极多晶硅,另一侧为场氧化区。在P阱中的P型扩散区将P阱电位连出,与栅极多晶硅和源极N型扩散区一起均连接到地端。而漏极的N型扩散区连接到输出入焊垫端。
在现有技术中,如图8所示,制备横向扩散NMOS器件一般包括以下步骤:1.N型深阱形成;2,高压N阱形成;3,高压P阱形成;4,场氧化区形成;5,低压N阱的形成;6,低压P阱形成;7,多晶硅下薄氧化层形成;8,多晶硅栅形成;9,源漏N型扩散区形成;10,源漏P型扩散区形成;11,接触孔形成;12,连线金属形成。
对着类横向扩散NMOS结构在ESD发生下的工作原理进行以下分析,如图3所示,在ESD正电荷从输出入焊垫进入此结构后,导致此结构中的寄生三极管导通。一个是由漏极N型深阱、源极的N+扩散区以及其沟道下的P阱组成的横向三极管,另一个是由漏极N型深阱、源极的N+扩散区以及其源区下的P阱组成的纵向三极管。在ESD来临时,这两个寄生的三极管均会开启泻流。在漏极的N+扩散区和靠近栅极一侧的场氧化区的交汇处容易产生大的电场,对于图1结构,漏区N型杂质的浓度在表面比硅深层处的浓度高,这样造成横向三极管的通路电阻比纵向三极管的通路电阻小,ESD电流更多的从横向三极管导通路径上经过,大的电流也会通过此交汇点,产生大量的热,当温度过高时,导致此处场氧化区的物理损伤。
横向扩散PMOS的结构与上述图1中的横向扩散NMOS的结构相对应,其工作原理与图3中横向扩散NMOS器件的工作原理想对应,其中的横向寄生三极管的通路电阻比纵向三极管的通路电阻小,因此ESD电流更多的从横向三极管的导通路径上经过,大的电流也会通过此处的交汇点,造成物理损伤。
现有技术中的横向扩散MOS器件中电流大多从横向寄生三极管导通路径上经过,造成器件漏区与场氧化区交汇点容易损伤,因此降低了MOS器件的泻流能力。
发明内容
本发明所要解决的技术问题是提供一种横向扩散MOS器件,能够提高横向扩散MOS器件的泻流能力,为此,本发明还提供一种横向扩散MOS器件的制备方法。
为解决上述技术问题,本发明一种横向扩散MOS器件的技术方案是,在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方还包括杂质类型与深阱杂质类型相反的注入区。
作为本发明的进一步改进是,当横向扩散MOS器件为N型MOS器件,所述的深阱为N型深阱,漏极的扩散区为N+扩散区,栅极的阱区为P阱,在N型深阱的漏极的N+扩散区和栅极的P阱之间的场氧化区下方还包括P型注入区。
本发明一种横向扩散MOS器件的制备方法的技术方案是,还包括一个在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方形成与深阱杂质类型相反的注入区的步骤。
作为本发明的进一步改进是,当横向扩散MOS器件为N型MOS器件,还包括一个在N型深阱中的漏极的N+扩散区与栅极的P阱区之间的场氧化区下方形成与深阱杂质类型相反的P型注入区的步骤。
本发明横向扩散MOS器件的制备方法通过在在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方注入与深阱杂质类型相反,从而在此处形成一个注入区,使得流向漏端的电流较为均匀的分布在半导体体内和表面,从而有效的提高了横向扩散MOS电路中静电保护(ESD)器件的稳定性。
具体实施方式
如图2所示,本发明实施例以横向扩散NMOS器件为例,此结构在P型衬底上形成一个N型深阱。包括一个多晶硅栅,一个P阱,多个N+扩散区,P+扩散区,还有一个P型注入区,该P型注入区位于N型深阱中,并且其位置在漏极的N+扩散区和栅极的P阱之间的场氧化区下方。
其中所有的扩散区(包括N+扩散区和P+扩散区)和P型注入区,P阱均位于同一N型深阱中。一个位于N型深阱中的N+扩散区和P型注入区组成漏极,在漏极的N型扩散区和栅极多晶硅之间有一场氧化区隔离,P型注入区位于此场氧化区下方。栅极的多晶硅一部分跨在此场氧化区上方,另一部分跨在N型深阱和P阱上方。多晶硅与P阱交汇区即为沟道区。在P阱中的N型扩散区形成源极,其一侧紧贴栅极多晶硅,另一侧为场氧化区。
如图5所示,在本发明的横向扩散NMOS器件中也包括两个寄生三极管,一个寄生横向NPN三极管,一个寄生纵向NPN三极管
如图5所示,在P阱中的P型扩散区将P阱电位连出,与栅极多晶硅和源极N型扩散区一起均连接到地端。而漏极的N型扩散区连接到输出入焊垫端。
采用本发明的横向扩散NMOS结构,在漏区的场氧化区下方注入P型杂质,使ESD电流必须通过P型注入区下方流过,让更多的电流通过纵向三极管来泄放。如图4所示,本发明的横向扩散NMOS结构,其电流通过P型注入区下方流过。
如图7所示,本发明横向扩散PMOS结构此结构在N型衬底上形成一个P型深阱。包括一个多晶硅栅,一个N阱,多个P+扩散区,N+扩散区,还有一个N型注入区,该N型注入区位于P型深阱中,并且其位置在漏极的P+扩散区和栅极的N阱之间的场氧化区下方。
其中所有的扩散区(包括N+扩散区和P+扩散区)和N型注入区,N阱均位于同一P型深阱中。一个位于P型深阱中的P+扩散区和N型注入区组成漏极,在漏极的P型扩散区和栅极多晶硅之间有一场氧化区隔离,N型注入区位于此场氧化区下方。栅极的多晶硅一部分跨在此场氧化区上方,另一部分跨在P型深阱和N阱上方。多晶硅与N阱交汇区即为沟道区。在N阱中的P型扩散区形成源极,其一侧紧贴栅极多晶硅,另一侧为场氧化区。
本发明采用本发明的横向扩散PMOS结构,在漏区的场氧化区下方注入N型杂质,使ESD电流必须通过P型注入区下方流过,让更多的电流通过纵向三极管来泄放。从而避开漏区与场氧化区的容易损伤的交汇点,来提高此NMOS的ESD泻流能力。
本发明中可以采用通常的方法制造横向扩散MOS器件,但是在其中增加一个注入的步骤,用以在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方进行注入,形成与深阱杂质类型相反的注入区。注入的能量要确保浓度的峰值处于场氧化区下方,并且注入的剂量需使场氧化区下方的N型深阱杂质反型。
当横向扩散MOS器件为N型MOS器件时,所增加的注入步骤为,在N型深阱中的漏极的N+扩散区与栅极的P阱区之间的场氧化区下方形成与深阱杂质类型相反的P型注入区的步骤。
当横向扩散MOS器件为P型MOS器件,所增加的注入步骤为,在P型深阱中的漏极的P+扩散区与栅极的N阱区之间的场氧化区下方形成与深阱杂质类型相反的N型注入区的步骤。
并且,所述的在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方形成与深阱杂质类型相反的注入区的步骤可以在以下步骤中形成,一:集成到形成横向扩散MOS器件中与该注入区杂质类型相同的阱的步骤中;二:集成到与该注入区杂质类型相同的注入步骤中;三:在形成横向扩散MOS器件过程中单独进行在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方形成与深阱杂质类型相反的注入区的步骤。
如图9所示,在本发明横向扩散NMOS制备方法第一实施例中,制备横向扩散NMOS器件一般包括以下步骤:1.N型深阱形成;2,高压N阱形成;3,高压P阱形成,同时形成P型注入扩散区;4,场氧化区形成;5,低压N阱的形成;6,低压P阱形成;7,多晶硅下薄氧化层形成;8,多晶硅栅形成;9,源漏N型扩散区形成;10,源漏P型扩散区形成;11,接触孔形成;12,连线金属形成。即,在高压P阱形成的同时,在常规工艺中进行高压P阱注入的同时,用同一个工序形成P型注入扩散区。
如图10所示,在本发明横向扩散NMOS制备方法第二实施例中,制备横向扩散NMOS器件一般包括以下步骤:1.N型深阱形成;2,高压N阱形成;3,高压P阱形成;4,场氧化区形成;4’,进行低剂量、高能的离子注入形成P型注入扩散区;5,低压N阱的形成;6,低压P阱形成;7,多晶硅下薄氧化层形成;8,多晶硅栅形成;9,源漏N型扩散区形成;10,源漏P型扩散区形成;11,接触孔形成;12,连线金属形成。即,在常规工艺形成场氧化区之后,增加一个步骤,进行低剂量、高能的离子注入形成P型注入扩散区。
如图11所示,在本发明横向扩散NMOS制备方法第三实施例中,制备横向扩散NMOS器件一般包括以下步骤:1.N型深阱形成;2,高压N阱形成;3,高压P阱形成;4,场氧化区形成;5,低压N阱的形成;6,低压P阱形成,同时形成P型注入扩散区;7,多晶硅下薄氧化层形成;8,多晶硅栅形成;9,源漏N型扩散区形成;10,源漏P型扩散区形成;11,接触孔形成;12,连线金属形成。即,在常规工艺中进行低压P阱注入的同时,用同一个工序形成P型注入扩散区。
横向扩散NMOS制备方法与上述制备横向扩散PMOS的方法相对应。
本发明通过增加一个在深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方形成与深阱杂质类型相反的注入区的步骤,在横向扩散MOS器件的深阱中的漏极的扩散区与栅极的阱区之间的场氧化区下方形成一个与深阱杂质类型相反的注入区,引导由寄生晶体管来的电流大部分经体内流向ESD器件的源端。并且它不会改变ESD器件的击穿电压。本发明的结构将大大减少LOCOS(Local Oxidation of Silicon,局部硅氧化隔离)边沿出的电路密度,使得相当部分的电流经半导体体内流向ESD器件的源端,从而提高了ESD器件的可靠性。另外,此结构通过共用漏极,源极,和栅极组成多指状结构来提高整体的ESD能力。