CN104183632B - Rf‑ldmos自对准的漏端场板结构及制作方法 - Google Patents
Rf‑ldmos自对准的漏端场板结构及制作方法 Download PDFInfo
- Publication number
- CN104183632B CN104183632B CN201410395633.7A CN201410395633A CN104183632B CN 104183632 B CN104183632 B CN 104183632B CN 201410395633 A CN201410395633 A CN 201410395633A CN 104183632 B CN104183632 B CN 104183632B
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- substrate
- crystalline silicon
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 5
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 42
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 27
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 26
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 26
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 102100037981 Dickkopf-like protein 1 Human genes 0.000 description 1
- 101000951345 Homo sapiens Dickkopf-like protein 1 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种RF‑LDMOS自对准的漏端场板结构，包括电极层（1）、衬底（2）、外延层（3）、源极‑衬底连接层（4）、漂移区（5）、固定电位区（7）、源极（8）、沟道（9）、漏极（15）、绝缘层（10）、栅极（20）、栅极金属硅化物（21）、源极‑沟道连接区（22），还包括SiO2层（23）、非晶硅（12）和金属硅化物（17）;非晶硅（12）包括横向延伸结构和纵向延伸结构，纵向延伸结构与漂移区（5）相接触，横向延伸结构设置在SiO2层（23）上；金属硅化物（17）设置在非晶硅（12）上。本发明能够提高器件的击穿电压，同时降低热载流子效应，减小静态电流的漂移，显著降低Cds电容。
Description
技术领域
本发明涉及RF-LDMOS (射频横向扩散金属氧化物半导体)领域，尤其涉及一种RF-LDMOS漏端场板结构及其制作方法。
背景技术
RF LDMOS晶体管的效率，主要取决于晶体管的导通电阻和输出电容。此外，晶体管的视频带宽，也跟晶体管的输出电容，有很大的关系。低的输出电容，可以获得高的视频带宽。如图1所示，晶体管的输出电容，主要取决于漂移区（NLDD）5和漏极15的宽度。漂移区（NLDD）的宽度，是由击穿电压决定，对于28V RF LDMOS器件，通常要求NLDD的宽度是3um。漏极15的宽度由CT34和金属硅化物30决定，金属硅化物30需要完全覆盖CT，并留有一定的余量，漏极15也需要完全覆盖金属硅化物，并留有一定的余量，否则会造成大的漏电。正因为如此，漏极15的宽度通常比较宽，这样严重增加了输出电容。
发明内容
本发明克服了现有技术的不足，提供一种RF-LDMOS自对准的漏端场板结构及其制作方法。非晶硅包含包括横向延伸结构和纵向延伸结构，横向延伸结构起到了漏极场板的作用，漏端的形成是在沉积非晶硅之前，自对准形成的。非晶硅上面沉积了一层金属硅化物，降低了通孔和非晶硅的导通电阻。
本发明采用的技术方案为：
一种RF-LDMOS自对准的漏端场板结构，包括电极层、衬底、外延层、源极-衬底连接层、漂移区、固定电位区、源极、沟道、漏极、绝缘层、栅极、栅极金属硅化物、源极-沟道连接区，其特征在于，还包括SiO2层、非晶硅和金属硅化物；
衬底设置在电极层上，外延层和源极-衬底连接层设置在衬底上，漏极设置在外延层上，固定电位区和沟道设置在源极-衬底连接层上，源极设置在固定电位区上，漂移区设置外延层上，并与沟道相连接，沟道两侧分别连接源极和漂移区；源极-衬底连接层连接源极和衬底；
源极-沟道连接区设置在固定电位区上，绝缘层覆盖在漂移区、沟道和源极上，栅极设置在绝缘层上，栅极金属硅化物设置在栅极上，非晶硅设置在漂移区上，栅极与非晶硅之间设置有SiO2层；
非晶硅一般为L型，包括横向延伸结构和纵向延伸结构，纵向延伸结构与漂移区相接触，横向延伸结构设置在绝缘层上；
金属硅化物设置在非晶硅上，金属硅化物是与外电路连接的端口，它通过非晶硅与漏极相连，即金属硅化物、非晶硅、漏极电连接。绝缘层和绝缘层均绝缘，伸入到非晶硅；非晶硅包括横向延伸结构和纵向延伸结构，这个横向延伸结构起到了漏极场板的作用。漏极是在淀积非晶硅之前利用自对准形成的。在非晶硅上方淀积金属硅化物是为了降低外电路到漏极之间的导通电阻。
衬底的电阻率为0.005-0.05Ω∙cm，外延层的电阻率为10-100Ω∙cm，外延层的厚度跟击穿电压有关。
源极和漏极的掺杂浓度为1019/cm3以上。
源极-沟道连接区为金属或者是金属硅化物，用来连接源极和固定电位区，从而给沟道一个确定的电位，即源极、源极-沟道连接区和固定电位区7电连接，同时固定电位区与沟道相连接，给沟道一个确定的电位。
横向延伸结构，形成漏极场板，横向延伸结构与SiO2层接触面的长度大于SiO2层和绝缘层厚度之和。这样可以增加漏极边缘的电场强度，使得漂移区的电场分布更加均匀，这样能够提高器件的击穿电压，同时降低热载流子效应，减小静态电流的漂移。
形成漏场板是这个结构所必须要求的特征，这样可以增加漏极边缘的电场强度，使得漂移区的电场分布更加均匀，这样能够提高器件的击穿电压，同时降低热载流子效应，减小静态电流的漂移。
SiO2层和绝缘层与非晶硅的接触面为斜面。在这个情况下，通过对刻蚀液的选取，可以保证对绝缘层和SiO2层的刻蚀不是垂直的，而是有一定的斜坡。形成这样的结构，能够更好的优化漂移区的电场分布，器件的性能能够得到更好的提升。
一种RF-LDMOS自对准的漏端场板结构的制作方法，具体包括以下步骤：
S01，通过自对准方式形成漏极的方式为：刻蚀绝缘层和SiO2层形成窗口，然后进行N型注入，由于刻蚀绝缘层和SiO2层的阻挡作用，仅在窗口区才会有离子进入体内，从而形成漏极。通过自对准方式形成的漏极，带来的好处是漏极的面积可以做的非常好，仅由工艺的最短线宽决定。但是，如果在后续的工艺过程中，包含很多的高温工艺，注入的施主离子，会在硅中进行扩散，这回增加重掺杂N型区的宽度，从而增加Cds的电容。此外，在以前的工艺中，也有很多离子注入，包括形成沟道时的P型注入。这些高温工艺，都会改变之前离子注入的掺杂分布，影响器件性能。因此，进行了步骤S02操作；
S02，漏极形成以后，在绝缘层和SiO2层的远离栅极的端部沉积上一层非晶硅。沉积非晶硅的好处是，沉积非晶硅的温度很低，一般小于500度。这样注入硅中的施主离子不会扩散，能够显著降低Cds电容。而如果沉积多晶硅，一般要求温度大于700度，这样施主离子会扩散，造成Cds电容的增加。采用沉积非晶硅的方法，能够避免这种情况。
S03，在非晶硅上面，沉积一层金属硅化物，这样能够降低CT和多晶硅的方块电阻。
S04，在步骤S03的金属硅化物上完成CT和金属连线。
与现有技术相比，本发明的有益效果有：本发明包括SiO2层、非晶硅和金属硅化物；非晶硅，包括其横向延伸结构，形成了一个漏极场板，可以增加漏极边缘的电场强度，使得漂移区的电场分布更加均匀，这样能够提高器件的击穿电压，同时降低热载流子效应，减小静态电流的漂移，非晶硅的底部跟漏端的接触面积比较小，而顶部的面积比较大。这样可以保证在非晶硅顶部有足够的面积制作与外界电路连接的通孔。漏极通过自对准的方式形成，漏极仅由工艺的最短线宽决定，漏极形成以后，在沉积上一层非晶硅，沉积非晶硅的好处是，沉积非晶硅的温度很低，温度一般小于500度。这样注入硅中的施主离子不会扩散，这样能够显著降低Cds电容。
附图说明
图1为现有技术漏端场板结构的结构示意图；
图2为本发明RF-LDMOS自对准的漏端场板结构的结构示意图；
图3为本发明述SiO2层和绝缘层与非晶硅的接触面为斜面的实施例结构示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图2所示，一种RF-LDMOS自对准的漏端场板结构，包括电极层1、衬底2、外延层3、源极-衬底连接层4、漂移区5、固定电位区7、源极8、沟道9、漏极15、绝缘层10、栅极20、栅极金属硅化物21、源极-沟道连接区22，其特征在于，还包括SiO2层23、非晶硅12和金属硅化物17；
衬底2设置在电极层1上，外延层3和源极-衬底连接层4设置在衬底2上，漏极15设置在外延层3上，固定电位区7和沟道9设置在源极-衬底连接层4上，源极8设置在固定电位区7上，漂移区5设置外延层3上，并与沟道9相连接，沟道9两侧分别连接源极8和漂移区5；源极-衬底连接层4连接源极8和衬底2；
源极-沟道连接区22设置在固定电位区7上，绝缘层10覆盖在漂移区5、沟道9和源极8上，栅极20设置在绝缘层10上，栅极金属硅化物21设置在栅极20上，非晶硅12设置在漂移区5上，栅极20与非晶硅12之间设置有SiO2层23；
非晶硅12为L型，包括横向延伸结构和纵向延伸结构，纵向延伸结构与漂移区5相接触，横向延伸结构设置在SiO2层23上；
金属硅化物17设置在非晶硅12上。金属硅化物17是与外电路连接的端口，它通过非晶硅12与漏极15相连。非晶硅12包含横向延伸结构和纵向延伸结构，横向延伸结构（图3中的a部分）起到了漏极场板的作用。漏极15是在淀积非晶硅12之前利用自对准形成的。在非晶硅12上方淀积金属硅化物17是为了降低外电路到漏极15之间的导通电阻。
以N型LDMOS为例，对于P型LDMOS可以根据N型LDMOS对应的原理和描述推导出来。衬底2的电阻率为0.005-0.05Ω∙cm，外延层3的电阻率为10-100Ω∙cm，外延层的厚度跟击穿电压有关。
源极8和漏极15为重掺杂的N型组成的，用来做源和漏的，的掺杂浓度为1019/cm3以上。
漂移区5是一段N型掺杂的漂移区，用来提高LDMOS器件的击穿电压。7是由P型重掺杂组成的，是用来给P-型沟道提供一个固定的电位。沟道9是P-Body，是用来形成LDMOS的沟道的，调节它的掺杂浓度可以改变LDMOS的阈值电压，此外也可以防止沟道的Punch-Through。源极-衬底连接层4是通常是由P型重掺杂组成，它是用来连接源和高掺杂的衬底，这样源的接触就可以通过高掺杂衬底背面贴着的金属引出，这样减小了源端的寄生电感，提高了器件的射频特性。如果没有源极-衬底连接层4，源端通过13金属连线引出。10是绝缘层，防止10直接和硅衬底接在一起（此处描述错误，防止和硅衬底连接在一起），通常是由二氧化硅组成的。栅极20通常是有多晶硅组成的，栅极金属硅化物21是栅上面的一层金属硅化物，以减低栅的方块电阻。
源极-沟道连接区22为金属或者是金属硅化物，用来连接源极8和固定电位区7，从而给沟道一个确定的电位，即源极8、源极-沟道连接区22和固定电位区7电连接，同时固定电位区7与沟道9相连接，给沟道9一个确定的电位。横向延伸结构，形成漏极场板，横向延伸结构与SiO2层23接触面的长度a大于SiO2层23和绝缘层10厚度之和b。这样可以增加漏极边缘的电场强度，使得漂移区的电场分布更加均匀，这样能够提高器件的击穿电压，同时降低热载流子效应，减小静态电流的漂移。
形成漏场板是这个结构所必须要求的特征，这样可以增加漏极边缘的电场强度，使得漂移区的电场分布更加均匀，这样能够提高器件的击穿电压，同时降低热载流子效应，减小静态电流的漂移。
如图3所示，SiO2层23和绝缘层10与非晶硅12的接触面为斜面。在这个情况下，通过对刻蚀液的选取，可以保证对绝缘层10和SiO2层23的刻蚀不是垂直的，而是有一定的斜坡。形成这样的结构，能够更好的优化漂移区的电场分布，器件的性能能够得到更好的提升。
一种RF-LDMOS自对准的漏端场板结构的制作方法，具体包括以下步骤：
S01，把绝缘层10和SiO2层23刻开，然后进行N型注入，形成漏极15；这样漏极15通过自对准的方式形成，这样做会带来的好处漏极15的面积可以做的非常好，仅由工艺的最短线宽决定。但是，如果在后续的工艺过程中，包含很多的高温工艺，注入的施主离子，会在硅中进行扩散，这回增加重掺杂N型区的宽度，从而增加Cds的电容。此外，在以前的工艺中，也有很多离子注入，包括9 P-Body的形成。这些高温工艺，都会对以前改变以前离子注入的分布，影响期间性能。
为此，采用如下解决方法：
S02，漏极15形成以后，在绝缘层10和SiO2层23的远离栅极20的端部沉积上一层非晶硅12。沉积非晶硅的好处是，沉积非晶硅的温度很低，温度一般小于500度。这样注入硅中的施主离子不会扩散，这样能够显著降低Cds电容。如果沉积多晶硅，一般要求温度大于700度，这样施主离子会扩散，造成Cds电容的增加。采用沉积非晶硅的方法，能够避免这种情况。
S03，在非晶硅12上面，沉积一层金属硅化物；在多晶硅上面在沉积一层金属硅化物，能够降低CT和多晶硅的方块电阻。
S04，在步骤S03的金属硅化物上完成CT和金属连线。
以上仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (4)
1.一种RF-LDMOS自对准的漏端场板结构，包括电极层(1)、衬底(2)、外延层(3)、源极-衬底连接层(4)、漂移区(5)、固定电位区(7)、源极(8)、沟道(9)、漏极(15)、绝缘层(10)、栅极(20)、栅极金属硅化物(21)、源极-沟道连接区(22)，其特征在于，还包括SiO2层(23)、非晶硅(12)和金属硅化物(17)；
衬底(2)设置在电极层(1)上，所述外延层(3)和源极-衬底连接层(4)设置在衬底(2)上，所述漏极(15)设置在外延层(3)上，固定电位区(7)和沟道(9)设置在源极-衬底连接层(4)上，源极(8)设置在固定电位区(7)上，所述漂移区(5)设置外延层(3)上，并与所述沟道(9)相连接，沟道(9)两侧分别连接源极(8)和漂移区(5)；所述源极-衬底连接层(4)连接源极(8)和衬底(2)；
源极-沟道连接区(22)设置在固定电位区(7)上，绝缘层(10)覆盖在漂移区(5)、沟道(9)和源极(8)上，栅极(20)设置在绝缘层(10)上，栅极金属硅化物(21)设置在所述栅极(20)上，非晶硅(12)设置在漂移区(5)上，所述栅极(20)与所述非晶硅(12)之间设置有SiO2层(23)；所述源极-沟道连接区(22)连接源极(8)和固定电位区(7)，固定电位区(7)与沟道(9)相连接；
所述非晶硅(12)包括横向延伸结构和纵向延伸结构，所述纵向延伸结构与漂移区(5)相接触，所述横向延伸结构设置在所述SiO2层(23)上；
所述金属硅化物(17)设置在所述非晶硅(12)上，所述金属硅化物(17)通过非晶硅(12)与漏极(15)相连；
所述衬底(2)的电阻率为0.005-0.05Ω·cm，所述外延层(3)的电阻率为10-100Ω·cm；源极(8)和漏极(15)的掺杂浓度为1019/cm3以上。
2.根据权利要求1所述的RF-LDMOS自对准的漏端场板结构，其特征在于，源极-沟道连接区(22)为金属或者是金属硅化物，用来连接源极(8)和固定电位区(7)。
3.根据权利要求1所述的RF-LDMOS自对准的漏端场板结构，其特征在于，所述横向延伸结构，形成漏极场板，所述横向延伸结构与SiO2层(23)接触面的长度(a)大于SiO2层(23)和绝缘层(10)厚度之和(b)。
4.根据权利要求1所述的RF-LDMOS自对准的漏端场板结构，其特征在于，所述SiO2层(23)和绝缘层(10)与所述非晶硅(12)的接触面为斜面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410395633.7A CN104183632B (zh) | 2014-08-13 | 2014-08-13 | Rf‑ldmos自对准的漏端场板结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410395633.7A CN104183632B (zh) | 2014-08-13 | 2014-08-13 | Rf‑ldmos自对准的漏端场板结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104183632A CN104183632A (zh) | 2014-12-03 |
| CN104183632B true CN104183632B (zh) | 2017-08-29 |
Family
ID=51964544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410395633.7A Active CN104183632B (zh) | 2014-08-13 | 2014-08-13 | Rf‑ldmos自对准的漏端场板结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104183632B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465404B (zh) * | 2014-12-24 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件的制造方法 |
| CN106469755A (zh) * | 2015-08-21 | 2017-03-01 | 立锜科技股份有限公司 | 横向双扩散金属氧化物半导体元件及其制造方法 |
| CN112151607B (zh) * | 2019-06-28 | 2023-08-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673762A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | Ldmos晶体管结构和制备方法 |
| CN101707208A (zh) * | 2009-11-03 | 2010-05-12 | 苏州远创达科技有限公司 | 多重场板ldmos器件及其加工方法 |
| CN102184863A (zh) * | 2011-04-08 | 2011-09-14 | 昆山华太电子科技有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
| CN102315164A (zh) * | 2011-10-21 | 2012-01-11 | 昆山华太电子技术有限公司 | 一种提高rf-ldmos器件及其集成电路性能的方法 |
| CN102361035A (zh) * | 2011-10-21 | 2012-02-22 | 昆山华太电子技术有限公司 | 一种无外延层的rf-ldmos器件结构 |
| CN102760771A (zh) * | 2012-07-30 | 2012-10-31 | 昆山华太电子技术有限公司 | 用于rf-ldmos器件的新型栅结构 |
| CN102790090A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一种基于高k材料的ldmos器件 |
| CN204102905U (zh) * | 2014-08-13 | 2015-01-14 | 昆山华太电子技术有限公司 | 一种rf-ldmos漏端场板结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8748271B2 (en) * | 2011-03-11 | 2014-06-10 | Globalfoundries Singapore Pte. Ltd. | LDMOS with improved breakdown voltage |
| CN103426760B (zh) * | 2012-05-16 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | P型ldmos表面沟道器件的制造工艺 |
| CN102709190B (zh) * | 2012-05-24 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | Ldmos场效应晶体管及其制作方法 |
| CN103632974B (zh) * | 2012-08-24 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | P型ldmos表面沟道器件提高面内均匀性的制造方法 |
-
2014
- 2014-08-13 CN CN201410395633.7A patent/CN104183632B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101673762A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | Ldmos晶体管结构和制备方法 |
| CN101707208A (zh) * | 2009-11-03 | 2010-05-12 | 苏州远创达科技有限公司 | 多重场板ldmos器件及其加工方法 |
| CN102184863A (zh) * | 2011-04-08 | 2011-09-14 | 昆山华太电子科技有限公司 | 基于自对准硅化物和钨塞结构的rfldmos及其制备方法 |
| CN102315164A (zh) * | 2011-10-21 | 2012-01-11 | 昆山华太电子技术有限公司 | 一种提高rf-ldmos器件及其集成电路性能的方法 |
| CN102361035A (zh) * | 2011-10-21 | 2012-02-22 | 昆山华太电子技术有限公司 | 一种无外延层的rf-ldmos器件结构 |
| CN102790090A (zh) * | 2012-07-20 | 2012-11-21 | 昆山华太电子技术有限公司 | 一种基于高k材料的ldmos器件 |
| CN102760771A (zh) * | 2012-07-30 | 2012-10-31 | 昆山华太电子技术有限公司 | 用于rf-ldmos器件的新型栅结构 |
| CN204102905U (zh) * | 2014-08-13 | 2015-01-14 | 昆山华太电子技术有限公司 | 一种rf-ldmos漏端场板结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183632A (zh) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103474466B (zh) | 一种高压器件及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN101719515B (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN101924131B (zh) | 横向扩散mos器件及其制备方法 | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN107863379A (zh) | 一种带有场板辅助掺杂区的n型ldmos结构 | |
| CN104183632B (zh) | Rf‑ldmos自对准的漏端场板结构及制作方法 | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN104485360B (zh) | 射频ldmos器件及其制造方法 | |
| CN105845736A (zh) | 一种ldmos器件结构及制作方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN204102905U (zh) | 一种rf-ldmos漏端场板结构 | |
| CN104201204B (zh) | 横向对称dmos管制造方法 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN105047716B (zh) | 射频ldmos器件及其制造方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN201374335Y (zh) | 集成纵向沟道soi ldmos器件单元 | |
| CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN201570499U (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| US10658496B2 (en) | High-speed superjunction lateral insulated gate bipolar transistor | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room B0604, 388 Ruoshui Road, Suzhou Industrial Park, Wuzhong District, Suzhou City, Jiangsu Province Patentee after: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd. Address before: 215300 Xiuhai Road, Zhouzhuang Town, Kunshan City, Suzhou City, Jiangsu Province, 188 Patentee before: KUNSHAN HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 10-1F, Creative Industry Park, No. 328, Xinghu Street, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215000 Patentee after: Suzhou Huatai Electronic Technology Co.,Ltd. Address before: Room B0604, 388 Ruoshui Road, Suzhou Industrial Park, Wuzhong District, Suzhou City, Jiangsu Province Patentee before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd. |