CN101673762A - Ldmos晶体管结构和制备方法 - Google Patents

Ldmos晶体管结构和制备方法 Download PDF

Info

Publication number
CN101673762A
CN101673762A CN200810043765A CN200810043765A CN101673762A CN 101673762 A CN101673762 A CN 101673762A CN 200810043765 A CN200810043765 A CN 200810043765A CN 200810043765 A CN200810043765 A CN 200810043765A CN 101673762 A CN101673762 A CN 101673762A
Authority
CN
China
Prior art keywords
doped region
high pressure
ldmos transistor
shallow doped
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810043765A
Other languages
English (en)
Other versions
CN101673762B (zh
Inventor
陈俭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2008100437658A priority Critical patent/CN101673762B/zh
Publication of CN101673762A publication Critical patent/CN101673762A/zh
Application granted granted Critical
Publication of CN101673762B publication Critical patent/CN101673762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS晶体管的结构，包括在栅极靠近漏极的一侧下硅区域到漏极重掺杂区之间有高压浅掺杂区，高压浅掺杂区表面覆盖有硅化物阻挡层和介质层，LDMOS晶体管还包括位于高压浅掺杂区表面的硅化物阻挡层上的填充有金属的接触孔或接触沟槽和该接触孔或接触沟槽上的金属连线。本发明的高压浅掺杂区上设置的浮置的接触孔，使LDMOS器件工作时的位降线弯曲以提高器件的耐压。本发明还公开了上述LDMOS晶体管的制备方法。

Description

LDMOS晶体管结构和制备方法
技术领域
本发明涉及一种LDMOS晶体管结构。本发明还涉及LDMOS晶体管的制备方法。
背景技术
随着半导体技术的发展，各行各业都出现了半导体的应用，这就对于半导体有了进一步的要求。其中，高压(工作电压大于15V)场合要求半导体可以忍受超过正常工作环境的工作电压，在这样的场合下，LDMOS(横向扩散金属氧化物半导体晶体管)是一种常用的高压MOS晶体管结构，常见的结构有几种，如图1中的(a)、(b)和(c)为常用结构的截面示意图。以图1(a)施主型LDMOS(以下简称LDNMOS)为例，如图2(a)的截面示意明细图和图2(b)的设计版图所示，为将传统的MOS晶体管结构中的漏区中浅掺杂区向漏极边缘的隔离区横向延伸扩散，形成高压浅掺杂区(即原有的轻掺杂漏区横向延伸为高压浅掺杂区)，在图中需要说明的是N表示半导体施主型杂质，P表示半导体受主型杂质，“+”和“-”表示浓度的高低，即N+表示浓施主型掺杂，N-表示浅施主型掺杂，以下含义相同；对于受主型LDMOS(以下简称LDPMOS)也是同样，只是极性相反，P型换成N型，N型换成P型。
当器件工作时，栅和漏极都施加正的电位，衬底和源极接地，这样耗尽区就产生了，如图2(c)所示。在传统的方法中，耐压的能力与浅掺杂区域(N-)的尺寸成正比，设计的耐压越高，需要的尺寸越大，器件占地面积越大。对于器件的耐压(即器件的最大工作电压)，主要从耗尽区着手，耗尽区有以下几个特点，第一是耐压与耗尽区的宽度成正比，耗尽区越宽，耐压越大；第二是耗尽区的宽度与掺杂区的浓度成反比，浓度越高，耗尽区越窄；第三，耗尽区的宽度与电位成正比，对于LDNMOS，正电位越大，耗尽区越宽，即越深入硅片内部，耐压越大；另外，耐压的大小与位降距离成正比，位降距离越长，耐压越大。
如图2(c)所示，器件的电压耐压一般沿方向B施加在高压浅掺杂区的耗尽区之上，更具体而言，耐压几乎都由N-区和周边的耗尽区以及线条B的长短决定。所以为了提高LDMOS的耐压，需要尽量地降低区域A的杂质浓度和增加周围耗尽区宽度，常用的方法有直接降低N-区和P型衬底的浓度，但是这会带来高的器件的开启电阻，还要面对掺杂的物理极限，提高的耐压程度有限。所以，必须要找另外的方法进一步提高耐压。
那么剩下的方法就是增加B的长度。最为直接的方法就是增加高耐压浅掺杂区域的设计长度，但是，显而易见这样带来的问题就是器件面积上升，成本大大增加，而这是最不希望的。那么提高B的长度，就是使B尽可能的弯曲，那可以大大加强器件的耐压程度。
发明内容
本发明要解决的技术问题是提供一种LDMOS晶体管结构和制备方法，其能提高器件的耐压。
为解决上述技术问题，本发明的LDMOS晶体管结构，LDMOS晶体管包括位于栅极靠近漏极的一侧下硅区域到漏极重掺杂区之间额高压浅掺杂区，高压浅掺杂区的硅表面依序覆盖有硅化物阻挡层和介质层，LDMOS晶体管还包括位于高压浅掺杂区表面的硅化物阻挡层上的填充有金属的接触孔或接触沟槽和该接触孔或接触沟槽上的金属连线。
本发明的LDMOS晶体管的制备方法，LDMOS晶体管包括一高压浅掺杂区，高压浅掺杂区上依次淀积有硅化物阻挡层和介质层，在传统的LDMOS晶体管制备流程的刻蚀源漏区接触孔步骤中，还包括一刻蚀位于高压浅掺杂区上的介质层至高压浅掺杂区上的硅化物阻挡层中，形成高压浅掺杂区的接触孔或接触沟槽的步骤；接着在传统的LDMOS晶体管制备流程的接触孔填充步骤中同时填充所刻蚀的高压浅掺杂区的接触孔或接触沟槽的步骤，以及在淀积金属连线步骤中在所述高压浅掺杂区的接触孔或接触沟槽上淀积金属连线。
本发明的LDMOS晶体管结构，由于浮置钨塞孔或者沟槽和金属配线的存在，使器件工作后耗尽区在施加的内建电场作用下变宽，增加了位降的距离，从而大大提高了器件的耐压。而本发明的LDMOS晶体管的制备方法，在不额外增加任何光刻掩模版的同时，兼容现有的LDMOS制作工艺方法，在传统的LDMOS的栅极到漏端之间的高压浅掺杂区域增加钨塞制成的接触孔或者接触沟槽，用完全相同的工艺方法开孔或开槽，使在高压浅掺杂区域(N-)的接触孔不接触到硅衬底，中间隔一层硅化物阻挡层，然后填充钨塞，连上金属配线，最终在浅掺杂的耐压区域形成浮置的钨塞孔或者沟槽。本发明的LDMOS晶体管结构，能大大降低器件的占地面积。本发明兼容原有工艺，也可使器件达到同样耐压的器件的设计尺寸可以大大减小，而且兼容原有工艺，无需额外增加光刻掩膜版，使产品面积更小，成本大大降低。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1(a)-(c)分别为常见的LDMOS晶体管结构截面示意图；
图2(a)-(c)分别为常见的LDMOS晶体管结构截面示意图、设计版图和工作状态示意图；
图3为常见的LDMOS晶体管制备流程图；
图4为常见LDMOS晶体管制备中刻蚀接触孔后的结构示意图；
图5为本发明的LDMOS晶体管制备流程示意图；
图6为本发明的LDMOS晶体管制备中刻蚀接触孔后的结构示意图；
图7(a)-(c)分别为本发明的LDMOS晶体管结构截面示意图、设计版图和工作状态示意图；
图8为本发明的另一实施例LDMOS晶体管结构截面示意图；
图9为本发明的又一实施例LDMOS晶体管结构截面示意图。
具体实施方式
本发明的LDMOS晶体管结构，从电学的角度着手，在垂直于位降的方向施加一个电场，使位降线B不得不在横向电场的作用下转弯从而亦达到增加位降电场的目的。
如图7(a)和图7(b)所示，在传统的LDMOS器件的高压浅掺杂区(也称耐压区)形成几个接触孔或者长条形的接触沟槽，而后用钨填充接触孔或接触沟槽，再在之后形成金属配线。本发明的LDMOS晶体管结构，包括源极重掺杂区，源浅掺杂区、栅极以及栅极侧墙，漏极重掺杂区，在栅极靠近漏极的一侧下硅区域到漏极重掺杂区之间有高压浅掺杂区，高压浅掺杂区表面覆盖有硅化物阻挡层，上述结构之上覆盖有介质层以及源漏极接触孔和接触孔上的金属连线，LDMOS晶体管还包括位于所述高压浅掺杂区上的硅化物阻挡层上的填充有金属的接触孔或沟槽和该接触孔或沟槽上的金属连线。
本发明的LDMOS器件工作时的工作电位和耗尽区分布示意图如图7(c)所示，以LDNMOS为例，从栅极到漏极都是接正电位，相应的，此处浮置的接触孔(即高压浅掺杂区上的接触孔)也会由于感应作用而呈现正电位，由于这个感应电位的存在，相对于衬底(接地)，电位从表面到体内由高到低降低，因此在垂直于耐压方向的增加了一个电场，在这个电场的作用下，原来位降线B不得不绕路转弯，增加了位降的距离，从而提高了器件的耐压。同时由于位降线B是向体内弯曲，当电流流过高压浅掺杂区域时，电流更加远离表面，从而减少了靠近表面引起的电流损耗，与同样耐压的LDMOS相比，增加了电流密度，降低了工作电阻。更重要的是，本发明的LDMOS晶体管的结构，可以使达到同样耐压的器件的设计尺寸大大减小。
现在常规的深亚微米LDMOS晶体管的制作流程如图3，以LDNMOS的浅槽隔离工艺为例，整个过程包括光刻和刻蚀确定有源区和隔离区，隔离区填充氧化层形成STI隔离，之后栅极制作，高压浅掺杂区形成，栅极侧墙形成，然后制作重掺杂的源漏区域；接着硅化物在需要的地方形成，生长金属配线前介电氧化层，然后光刻和干法刻蚀定义出所需接触孔(见图4)，最后填充钨并且形成金属配线，整个LDMOS就完成了。而本发明的LDMOS的制备方法(见图5)，基本工艺与上述相同，主要不同在于：
1、在硅化物形成步骤中，只在重掺杂的源漏区硅表面形成硅化物以减少接触电阻，而为了提高耐压，高压浅掺杂区域(N-)硅表面淀积硅化物阻挡层。因为硅化物是具有金属一样的低电阻，它的存在将电力线吸引过来，使图2(c)中承担耐压的区域A的耗尽区几乎变为零，位降在从栅极到漏极的硅化物内形成一个通道，所以需要有硅化物阻挡层存在；
2、在刻蚀源漏区接触孔的步骤中，同时还刻蚀位于高压浅掺杂区上的介质层至高压浅掺杂区上的硅化物阻挡层中，形成高压浅掺杂区的接触孔或接触沟槽，该次刻蚀需停在硅化物阻挡层中；
3、接着在传统的LDMOS晶体管制备流程的接触孔填充步骤中同时填充所刻蚀的高压浅掺杂区的接触孔或接触沟槽的步骤，以及在淀积金属连线步骤中在所述高压浅掺杂区的接触孔或接触沟槽上淀积金属连线。
高压浅掺杂区的制备中，掺杂离子浓度通常比重掺杂区域低两个数量级以上。以离子注入掺杂为例，一般掺杂剂注入范围为e11/cm2到e13/cm2数量级(11到13次方离子/cm2)，相当于体浓度在从e15/cm3到e17/cm3数量级(15到17次方离子/cm3)的范围内；而源重掺杂区和漏重掺杂区的注入离子浓度一般在e15/cm2到5e16/cm2数量级(10的15次到5的16次离子/cm2)的范围内，相当于体浓度在e19/cm3到5e20/cm3数量级(10的19次方到5的20次方离子/cm3)的范围内。本发明的LDMOS的制备方法，不需要增加任何光刻掩模版，只需对光刻掩膜版按照设计要求作调整，兼容现有的LDMOS制作工艺方法，大大降低器件的占地面积，使成本大大降低。
本发明与现有常见的LDMOS晶体管结构的最大差异在于，在传统的LDMOS的栅极到漏极之间的高压浅掺杂区域(N-)增加钨塞制成的接触孔或者接触沟槽，用完全相同的工艺方法开孔或开槽，使在高压浅掺杂区域(N-)的接触孔不接触到硅衬底，中间间隔一层硅化物阻挡层，然后填充钨塞，连上金属配线，最终在浅掺杂的耐压区域形成浮置的钨塞孔或者沟槽。
根据本发明的方法制作的器件，由于浮置钨塞孔或者沟槽和金属配线的存在，使器件工作后耗尽区在施加的内建电场作用下变宽，增加了位降的距离，从而大大提高了器件的耐压。
本发明的实施步骤如下(见图5，以LDNMOS为例，对于LDPMOS，只需将杂质从施主型改为受主型)：
1.原始硅片；
2.通过光刻和刻蚀确定有源区和隔离区；
3.隔离区填充氧化层，可以是浅槽隔离(STI)或者局部氧化隔离(LOCOS)；
4.栅极制作；
5.高压浅掺杂区和侧墙的形成；
6.重掺杂源漏区的形成；
7.硅化物的形成(即只有重掺杂接触区有硅化物形成，其他区域由硅化物阻挡层阻挡，不形成硅化物)；
8.金属配线前介电氧化层(介质层)生成；
9.光刻并且用干法刻蚀定义出所需接触孔，特别在高耐压浅掺杂区域(N-)定义接触孔和/或接触沟槽(见图6)；
10.填充钨(也可以是铝合金或铜)并且形成金属配线；
11.LDMOS结构的器件完成。
图8和图9为另外实施例中本发明LDMOS晶体管的的结构示意图。根据本发明的方法制作的器件，由于钨塞孔或者沟槽和金属配线的存在，使器件达到同样耐压的器件的设计尺寸可以大大减小，而且兼容原有工艺，无需额外增加光刻掩膜版，使产品面积更小，成本大大降低。

Claims (3)

1、一种LDMOS晶体管结构，所述LDMOS晶体管包括位于栅极靠近漏极的一侧下硅区域到漏极重掺杂区之间的高压浅掺杂区，所述高压浅掺杂区的硅表面依序覆盖有硅化物阻挡层和介质层，其特征在于：所述LDMOS晶体管还包括位于所述高压浅掺杂区表面的硅化物阻挡层上的填充有金属的接触孔或接触沟槽和该接触孔或接触沟槽上的金属连线。
2、按照权利要求1所述的LDMOS晶体管结构，其特征在于：所述填充接触孔或接触沟槽的金属为钨、铝合金和铜中的任一种。
3、一种LDMOS晶体管结构的制备方法，所述LDMOS晶体管包括一高压浅掺杂区，所述高压浅掺杂区上依次淀积有硅化物阻挡层和介质层，其特征在于：在传统的LDMOS晶体管制备流程的刻蚀源漏区接触孔步骤中，还包括一刻蚀位于高压浅掺杂区上的介质层至高压浅掺杂区上的硅化物阻挡层中，形成高压浅掺杂区的接触孔或接触沟槽的步骤；接着在传统的LDMOS晶体管制备流程的接触孔填充步骤中同时填充所刻蚀的高压浅掺杂区的接触孔或接触沟槽的步骤，以及在淀积金属连线步骤中在所述高压浅掺杂区的接触孔或接触沟槽上淀积金属连线。
CN2008100437658A 2008-09-09 2008-09-09 Ldmos晶体管结构和制备方法 Active CN101673762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100437658A CN101673762B (zh) 2008-09-09 2008-09-09 Ldmos晶体管结构和制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100437658A CN101673762B (zh) 2008-09-09 2008-09-09 Ldmos晶体管结构和制备方法

Publications (2)

Publication Number Publication Date
CN101673762A true CN101673762A (zh) 2010-03-17
CN101673762B CN101673762B (zh) 2011-08-24

Family

ID=42020869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100437658A Active CN101673762B (zh) 2008-09-09 2008-09-09 Ldmos晶体管结构和制备方法

Country Status (1)

Country Link
CN (1) CN101673762B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916777A (zh) * 2010-07-16 2010-12-15 中颖电子有限公司 横向扩散金属氧化物晶体管及静电保护架构
CN102280482A (zh) * 2011-08-02 2011-12-14 清华大学 射频侧向扩散金属氧化物半导体器件及制备方法
CN103035529A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos中改善漏电的方法
CN103137667A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 具有双金属硅化物的射频ldmos器件及制造方法
CN103247686A (zh) * 2012-02-07 2013-08-14 联发科技股份有限公司 高电压mos晶体管结构及其制造方法
CN103515423A (zh) * 2012-06-26 2014-01-15 台湾积体电路制造股份有限公司 半导体器件、晶体管及其制造方法
CN103794593A (zh) * 2012-10-30 2014-05-14 上海华虹宏力半导体制造有限公司 功率mos晶体管阵列
CN104183632A (zh) * 2014-08-13 2014-12-03 昆山华太电子技术有限公司 Rf-ldmos自对准的漏端场板结构及制作方法
CN104658996A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种ldmos晶体管结构及其制备方法
TWI511296B (zh) * 2013-10-31 2015-12-01 Vanguard Int Semiconduct Corp 橫向雙擴散金氧半導體裝置及其製造方法
CN105845652A (zh) * 2010-10-28 2016-08-10 台湾积体电路制造股份有限公司 用于减少栅极电阻的接触结构及其制造方法
CN110729242A (zh) * 2018-07-17 2020-01-24 上海宝芯源功率半导体有限公司 一种半导体开关器件及其制作方法
WO2022142372A1 (zh) * 2020-12-28 2022-07-07 无锡华润上华科技有限公司 一种浮置源极接触刻蚀工艺的测试结构以及监控方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538678B1 (en) * 2003-12-05 2008-07-16 STMicroelectronics S.r.l. DMOS structure and method of making the same
US6903421B1 (en) * 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916777A (zh) * 2010-07-16 2010-12-15 中颖电子有限公司 横向扩散金属氧化物晶体管及静电保护架构
CN105845652A (zh) * 2010-10-28 2016-08-10 台湾积体电路制造股份有限公司 用于减少栅极电阻的接触结构及其制造方法
CN102280482B (zh) * 2011-08-02 2013-08-07 清华大学 射频侧向扩散金属氧化物半导体器件及制备方法
CN102280482A (zh) * 2011-08-02 2011-12-14 清华大学 射频侧向扩散金属氧化物半导体器件及制备方法
CN103137667B (zh) * 2011-12-02 2015-10-14 上海华虹宏力半导体制造有限公司 具有双金属硅化物的射频ldmos器件的制造方法
CN103137667A (zh) * 2011-12-02 2013-06-05 上海华虹Nec电子有限公司 具有双金属硅化物的射频ldmos器件及制造方法
CN103247686A (zh) * 2012-02-07 2013-08-14 联发科技股份有限公司 高电压mos晶体管结构及其制造方法
CN103035529A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 Rf ldmos中改善漏电的方法
CN103515423A (zh) * 2012-06-26 2014-01-15 台湾积体电路制造股份有限公司 半导体器件、晶体管及其制造方法
CN103794593A (zh) * 2012-10-30 2014-05-14 上海华虹宏力半导体制造有限公司 功率mos晶体管阵列
TWI511296B (zh) * 2013-10-31 2015-12-01 Vanguard Int Semiconduct Corp 橫向雙擴散金氧半導體裝置及其製造方法
CN104658996A (zh) * 2013-11-22 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种ldmos晶体管结构及其制备方法
CN104658996B (zh) * 2013-11-22 2017-07-14 中芯国际集成电路制造(上海)有限公司 一种ldmos晶体管结构及其制备方法
CN104183632A (zh) * 2014-08-13 2014-12-03 昆山华太电子技术有限公司 Rf-ldmos自对准的漏端场板结构及制作方法
CN104183632B (zh) * 2014-08-13 2017-08-29 昆山华太电子技术有限公司 Rf‑ldmos自对准的漏端场板结构及制作方法
CN110729242A (zh) * 2018-07-17 2020-01-24 上海宝芯源功率半导体有限公司 一种半导体开关器件及其制作方法
WO2022142372A1 (zh) * 2020-12-28 2022-07-07 无锡华润上华科技有限公司 一种浮置源极接触刻蚀工艺的测试结构以及监控方法

Also Published As

Publication number Publication date
CN101673762B (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
CN101673762B (zh) Ldmos晶体管结构和制备方法
CN103681862B (zh) 半导体器件及其制造方法
US10886160B2 (en) Sinker to buried layer connection region for narrow deep trenches
CN101626031B (zh) 半导体结构
CN101299438B (zh) 一种半导体结构
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
TWI409946B (zh) 半導體裝置及其形成方法
CN103151268A (zh) 一种垂直双扩散场效应管及其制造工艺
CN101673763B (zh) Ldmos晶体管及其制备方法
CN106169503A (zh) 具有垂直浮动环的半导体装置及其制造方法
CN112071758A (zh) 填埋式三维金属-氧化物场效应晶体管及制备方法
CN106571388B (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN103426929A (zh) 半导体器件及其制造方法、集成电路以及超结半导体器件
CN102130162B (zh) Ldmos及其制造方法
CN105514166A (zh) Nldmos器件及其制造方法
CN105679831A (zh) 横向扩散场效应晶体管及其制造方法
CN104319284A (zh) 一种半导体器件结构及其制造方法
US9048115B2 (en) Superjunction transistor with implantation barrier at the bottom of a trench
CN104835842A (zh) Ldmos器件
US5144389A (en) Insulated gate field effect transistor with high breakdown voltage
CN102403354A (zh) Coo1MOS器件及其制造方法
CN115241280A (zh) 双向开关器件、其终端结构及电子设备
CN104810383B (zh) 半导体元件及其制造方法
CN104037223B (zh) 射频n型ldmos器件及其制造方法
CN103311293B (zh) 高压晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.