CN103137667B - 具有双金属硅化物的射频ldmos器件的制造方法 - Google Patents
具有双金属硅化物的射频ldmos器件的制造方法 Download PDFInfo
- Publication number
- CN103137667B CN103137667B CN201110396915.5A CN201110396915A CN103137667B CN 103137667 B CN103137667 B CN 103137667B CN 201110396915 A CN201110396915 A CN 201110396915A CN 103137667 B CN103137667 B CN 103137667B
- Authority
- CN
- China
- Prior art keywords
- heavy doping
- type
- type heavy
- titanium silicide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000004151 rapid thermal annealing Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有双金属硅化物的射频LDMOS器件及制造方法，P型硅衬底上形成P型外延，P型外延中形成N型低掺杂漏区、P阱和N型重掺杂漏区；P阱中形成N型重掺杂源区、P型重掺杂引出区；N型重掺杂漏区上方形成漏极钛金属硅化物层，P型重掺杂引出区和N型重掺杂源区上方形成源极钛金属硅化物层，多晶硅栅极上方具有栅极钛金属硅化物层，栅极钛金属硅化物层的厚度大于漏极钛金属硅化物层和源极钛金属硅化物层的厚度。本发明栅极的钛金属硅化物较厚，可以降低栅极的方块电阻，源极和漏极上的常规厚度钛金属硅化物避免对源漏和阱的结穿透造成漏电。
Description
技术领域
本发明涉及半导体集成电路领域，特别涉及一种RFLDMOS的厚隔离介质层结构的制造方法。
背景技术
在高速的射频LDMOS中，栅极电阻是影响器件开关速度的重要因素。由于这一器件要求达到很高的输出功率，总宽度会很大，需要用到多指叉，而且单指的宽度即栅极长度也很长，这样不可避免地使得串联电阻很大，需要降低栅极的方块电阻，而源漏也需要较低的电阻。为尽量降低栅极电阻，需要较厚的金属硅化物厚度，但在源和漏极上使用同样的金属硅化物，会造成进入单晶硅层较深并穿透结而引起漏电。现有的一个折中方案是在重掺杂多晶硅上叠钨硅合金来作栅极，而用常规钛金属硅化物来形成源漏极，但是这种结构的方块电阻仍然很大。
发明内容
本发明要解决的技术问题是提供一种具有双金属硅化物的射频LDMOS器件的制造方法，可以在栅极和源漏极上形成不同厚度的金属硅化物，降低栅极电阻，并避免穿透源漏对阱的结造成漏电。
为解决上述技术问题，本发明提供的具有双金属硅化物的射频LDMOS器件的制造方法，包括以下步骤：
第1步，在P型硅衬底上生长P型外延，在P型外延上生长栅氧层，并在栅氧层上淀积多晶硅，光刻刻蚀形成多晶硅栅极；
第2步，在P型外延中自对准多晶硅栅极进行离子注入，经高温推进形成P阱，P阱的一端位于多晶硅栅极下方；
第3步，进行离子注入，在P阱中形成N型重掺杂源区和P型重掺杂引出区，同时在P型外延中形成N型低掺杂漏区和N型重掺杂漏区；所述P型重掺杂引出区位于N型重掺杂源区远离多晶硅栅极的一侧，并与N型重掺杂源区接触；所述N型低掺杂漏区位于N型重掺杂漏区和P阱之间，且一侧与N型重掺杂漏区重合，另一侧位于多晶硅栅极下方与P阱留有间隙；
第4步，在整个器件上淀积氧化硅阻挡层，并在其上淀积一有机介质层；
第5步，干法回刻去除多晶硅栅极上的有机介质层和氧化硅阻挡层，在源漏上保持氧化硅阻挡层及部分有机介质层；
第6步，湿法去除有机介质层，在整个器件上淀积用于形成硅化物的金属钛和氮化钛；
第7步，快速热退火，在多晶硅栅极表面形成栅极钛金属硅化物层，湿法刻蚀去除氧化硅阻挡层上未反应的金属钛和氮化钛；
第8步，在整个器件上再淀积一氧化硅阻挡层；
第9步，光刻刻蚀打开源漏；
第10步，在整个器件上淀积金属钛和氮化钛，快速热退火，在打开的源漏区域形成常规的源极钛金属硅化物层和漏极钛金属硅化物层，湿法刻蚀去除氧化硅阻挡层上未反应的金属钛和氮化钛；所述漏极钛金属硅化物层和源极钛金属硅化物层的厚度相同，所述栅极钛金属硅化物层的厚度大于漏极钛金属硅化物层和源极钛金属硅化物层的厚度。
其中，第1步中，所述P型硅衬底为重掺杂，掺杂浓度在1020cm-3以上；所述P型外延为低掺杂，掺杂浓度为1014～1016cm-3。
其中，第4步中，氧化硅阻挡层的厚度为500～1200埃。
其中，第7步中，进行两次快速热退火形成栅极钛金属硅化物层。
其中，第9步中，光刻去除N型重掺杂漏区上方的氧化硅阻挡层，以及N型重掺杂源区和P型重掺杂引出区相接触一侧上方的氧化硅阻挡层。
第10步中，进行两次快速热退火在N型重掺杂漏区上方形成漏极钛金属硅化物层，在N型重掺杂源区和P型重掺杂引出区相接触一侧上方形成源极钛金属硅化物层。
本发明的有益效果在于，分别在栅极和源极、漏极上形成不同厚度的金属硅化物，栅极的钛金属硅化物厚度较高，可以得到比多晶硅上叠钨硅低得多的方块电阻，源极和漏极上的常规厚度钛金属硅化物避免对源漏和阱的结的穿透造成漏电，同时保持器件低的开启电阻。本发明相关工艺流程简单易行，容易集成，适用于高工作电压、高速、高输出功率、高增益电路中的射频DMOS。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1-图8是本发明中具有双金属硅化物的射频LDMOS器件制造过程中的器件截面示意图。
具体实施方式
本发明的具有双金属硅化物的射频LDMOS器件的制造方法，包括以下步骤：
第1步，在重掺杂的P型硅衬底1上生长低掺杂的P型外延2，在P型外延2上生长栅氧层，并在栅氧层上淀积多晶硅，光刻刻蚀形成多晶硅栅极5，P型外延2的掺杂浓度为1014～1016cm-3；
第2步，在P型外延2中进行自对准多晶硅栅极进行离子注入，经高温推进形成P阱3，P阱3的一端位于多晶硅栅极5下方；
第3步，进行离子注入，在P阱3中形成N型重掺杂源区8和P型重掺杂引出区7，同时在P型外延2中形成N型低掺杂漏区4和N型重掺杂漏区6；所述P型重掺杂引出区7位于N型重掺杂源区8远离多晶硅栅极5的一侧，并与N型重掺杂源区8接触；所述N型低掺杂漏区4位于N型重掺杂漏区6和P阱3之间，且一侧与N型重掺杂漏区6重合，另一侧位于多晶硅栅极5下方与P阱3留有间隙，如图1所示；
第4步，在整个器件上淀积厚度为500～1200埃的氧化硅阻挡层12，并在其上淀积一有机介质层9，如图2所示；
第5步，干法回刻去除多晶硅栅极5上的有机介质层9和氧化硅阻挡层12，在源漏上保持氧化硅阻挡层12及部分有机介质层9，该有机介质层9防止氧化硅阻挡层12被损耗，如图3所示；
第6步，湿法去除有机介质层9，在整个器件上淀积用于形成硅化物的金属钛和氮化钛10，如图4所示；
第7步，进行两次快速热退火，在多晶硅栅极5表面形成栅极钛金属硅化物层11，湿法刻蚀去除氧化硅阻挡层上未反应的金属钛和氮化钛，如图5所示；
第8步，在整个器件上再淀积一氧化硅阻挡层12，如图6所示；
第9步，光刻刻蚀去除N型重掺杂漏区6上方的氧化硅阻挡层，以及N型重掺杂源区8和P型重掺杂引出区7相接触一侧上方的氧化硅阻挡层，栅极被氧化硅阻挡层12阻挡，如图7所示；
第10步，在整个器件上淀积金属钛和氮化钛，进行两次快速热退火，在N型重掺杂漏区6上方形成常规厚度的漏极钛金属硅化物层13，在N型重掺杂源区8和P型重掺杂引出区7相接触一侧上方形成常规厚度的源极钛金属硅化物层14，如图8所示。
由上述方法制成的具有双金属硅化物的射频LDMOS器件，P型硅衬底1上形成有P型外延2，P型外延2中形成有N型低掺杂漏区4；所述N型低掺杂漏区4的两侧分别形成P阱3和N型重掺杂漏区6，P阱3和N型低掺杂漏区4不接触，N型重掺杂漏区6和N型低掺杂漏区4一侧重合；所述P阱3中形成有N型重掺杂源区8，N型重掺杂源区8远离N型低掺杂漏区4的一侧形成有P型重掺杂引出区7，P型重掺杂引出区7和N型重掺杂源区8相接触；P型外延2在N型重掺杂漏区6上方形成有漏极钛金属硅化物层13，在P型重掺杂引出区7和N型重掺杂源区8上方形成有源极钛金属硅化物层14，在漏极钛金属硅化物层13和源极钛金属硅化物层14内缘之间、漏极钛金属硅化物层13外缘外和源极钛金属硅化物层14外缘外的P型外延2上形成有氧化硅阻挡层12；N型低掺杂漏区4和P阱3上方的氧化硅阻挡层12中具有多晶硅栅极5，多晶硅栅极5上方具有栅极钛金属硅化物层11，所述漏极钛金属硅化物层13和源极钛金属硅化物层14的厚度相同，所述栅极钛金属硅化物层11的厚度大于漏极钛金属硅化物层13和源极钛金属硅化物层14的厚度。
本发明分别在栅极和源极、漏极上形成不同厚度的金属硅化物，栅极的钛金属硅化物厚度较高，可以降低栅极串联电阻，源极和漏极上的常规厚度钛金属硅化物避免对源漏和阱的结的穿透造成漏电，同时保持器件低的开启电阻。本发明相关工艺流程简单易行，容易集成，适用于高工作电压、高速、高输出功率、高增益电路中的射频DMOS。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (6)
1.一种具有双金属硅化物的射频LDMOS器件的制造方法，其特征在于，包括以下步骤：
第1步，在P型硅衬底(1)上生长P型外延(2)，在P型外延(2)上生长栅氧层，并在栅氧层上淀积多晶硅，光刻刻蚀形成多晶硅栅极(5)；
第2步，在P型外延(2)中自对准多晶硅栅极(5)进行离子注入，经高温推进形成P阱(3)，P阱(3)的一端位于多晶硅栅极(5)下方；
第3步，进行离子注入，在P阱(3)中形成N型重掺杂源区(8)和P型重掺杂引出区(7)，同时在P型外延(2)中形成N型低掺杂漏区(4)和N型重掺杂漏区(6)；所述P型重掺杂引出区(7)位于N型重掺杂源区(8)远离多晶硅栅极(5)的一侧，并与N型重掺杂源区(8)接触；所述N型低掺杂漏区(4)位于N型重掺杂漏区(6)和P阱(3)之间，且一侧与N型重掺杂漏区(6)重合，另一侧位于多晶硅栅极(5)下方与P阱(3)留有间隙；
第4步，在整个器件上淀积氧化硅阻挡层(12)，并在其上淀积一有机介质层(9)；
第5步，干法回刻去除多晶硅栅极(5)上的有机介质层(9)和氧化硅阻挡层(12)，在源漏上保持氧化硅阻挡层(12)及部分有机介质层(9)；
第6步，湿法去除有机介质层(9)，在整个器件上淀积用于形成硅化物的金属钛和氮化钛；
第7步，快速热退火，在多晶硅栅极(5)表面形成栅极钛金属硅化物层(11)，湿法刻蚀去除氧化硅阻挡层(12)上未反应的金属钛和氮化钛；
第8步，在整个器件上再淀积一氧化硅阻挡层(12)；
第9步，光刻刻蚀打开源漏；
第10步，在整个器件上淀积金属钛和氮化钛，快速热退火，在打开的源漏区域形成常规的源极钛金属硅化物层(14)和漏极钛金属硅化物层(13)，湿法刻蚀去除氧化硅阻挡层(12)上未反应的金属钛和氮化钛，所述漏极钛金属硅化物层(13)和源极钛金属硅化物层(14)的厚度相同，所述栅极钛金属硅化物层(11)的厚度大于漏极钛金属硅化物层(13)和源极钛金属硅化物层(14)的厚度。
2.根据权利要求1所述的具有双金属硅化物的射频LDMOS器件的制造方法，其特征在于，第1步中，所述P型硅衬底(1)为重掺杂，掺杂浓度在1020cm-3以上，所述P型外延(2)为低掺杂，掺杂浓度为1014～1016cm-3。
3.根据权利要求1所述的具有双金属硅化物的射频LDMOS器件的制造方法，其特征在于，第4步中，氧化硅阻挡层(12)的厚度为500～1200埃。
4.根据权利要求1所述的具有双金属硅化物的射频LDMOS器件的制造方法，其特征在于，第7步中，进行两次快速热退火形成栅极钛金属硅化物层(11)。
5.根据权利要求1所述的具有双金属硅化物的射频LDMOS器件的制造方法，其特征在于，第9步中，光刻去除N型重掺杂漏区(6)上方的氧化硅阻挡层，以及N型重掺杂源区(8)和P型重掺杂引出区(7)相接触一侧上方的氧化硅阻挡层。
6.根据权利要求5所述的具有双金属硅化物的射频LDMOS器件的制造方法，其特征在于，第10步中，进行两次快速热退火在N型重掺杂漏区(6)上方形成漏极钛金属硅化物层(13)，在N型重掺杂源区(8)和P型重掺杂引出区(7)相接触一侧上方形成源极钛金属硅化物层(14)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110396915.5A CN103137667B (zh) | 2011-12-02 | 2011-12-02 | 具有双金属硅化物的射频ldmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110396915.5A CN103137667B (zh) | 2011-12-02 | 2011-12-02 | 具有双金属硅化物的射频ldmos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137667A CN103137667A (zh) | 2013-06-05 |
| CN103137667B true CN103137667B (zh) | 2015-10-14 |
Family
ID=48497256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110396915.5A Active CN103137667B (zh) | 2011-12-02 | 2011-12-02 | 具有双金属硅化物的射频ldmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137667B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282569A (zh) * | 2013-07-05 | 2015-01-14 | 上海华虹宏力半导体制造有限公司 | Rfldmos的制作工艺方法 |
| CN104425589B (zh) * | 2013-08-20 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| CN104425588B (zh) * | 2013-08-20 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376320B1 (en) * | 2000-11-15 | 2002-04-23 | Advanced Micro Devices, Inc. | Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate |
| CN1722369A (zh) * | 2004-07-16 | 2006-01-18 | 台湾积体电路制造股份有限公司 | 金属硅化栅极及其形成方法 |
| JP2007060797A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Mitsubishi-Electric Industrial System Corp | 発電機保護リレー装置 |
| CN101673762A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | Ldmos晶体管结构和制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262476B2 (en) * | 2004-11-30 | 2007-08-28 | Agere Systems Inc. | Semiconductor device having improved power density |
| US20090267145A1 (en) * | 2008-04-23 | 2009-10-29 | Ciclon Semiconductor Device Corp. | Mosfet device having dual interlevel dielectric thickness and method of making same |
-
2011
- 2011-12-02 CN CN201110396915.5A patent/CN103137667B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376320B1 (en) * | 2000-11-15 | 2002-04-23 | Advanced Micro Devices, Inc. | Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate |
| CN1722369A (zh) * | 2004-07-16 | 2006-01-18 | 台湾积体电路制造股份有限公司 | 金属硅化栅极及其形成方法 |
| JP2007060797A (ja) * | 2005-08-24 | 2007-03-08 | Toshiba Mitsubishi-Electric Industrial System Corp | 発電機保護リレー装置 |
| CN101673762A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | Ldmos晶体管结构和制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137667A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7348632B2 (en) | NMOS device formed on SOI substrate and method of fabricating the same | |
| US10680067B2 (en) | Silicon carbide MOSFET device and method for manufacturing the same | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| CN104465404B (zh) | 射频ldmos器件的制造方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| US20160079400A1 (en) | A junction-modulated tunneling field effect transistor and a fabrication method thereof | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| WO2016015501A1 (zh) | 隧穿晶体管结构及其制造方法 | |
| CN103035610B (zh) | Rfldmos中连接阱和基板的电连接结构及制造方法 | |
| CN104009078B (zh) | 无结晶体管及其制造方法 | |
| CN103137667B (zh) | 具有双金属硅化物的射频ldmos器件的制造方法 | |
| CN104282766A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| WO2024099436A1 (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN103681291B (zh) | 一种金属硅化物的形成方法 | |
| US8507959B2 (en) | Combined-source MOS transistor with comb-shaped gate, and method for manufacturing the same | |
| CN114899239B (zh) | 一种碳化硅mosfet及其制备方法 | |
| WO2023071284A1 (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN104900703A (zh) | 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法 | |
| CN102117834A (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| CN109713035B (zh) | 一种平面栅双极型晶体管及其制作方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN209434191U (zh) | 沟槽型功率器件 | |
| CN108511346B (zh) | Ldmos器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140116 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |